研究概要 |
脳の情報処理様式をまねて,スパイクパルスの時間タイミングによって時間軸情報処理を実行するパルス結合位相振動子系をCMOS集積回路技術で設計・開発した.まず,2~4個の振動子の結合系を実現する集積回路を試作し,その測定により回路パラメータと結合振動子動作の関係を解析した.次に,画像処理用として30x30画素相当の900個の振動子を結合した系を実現する集積回路を設計・開発し,画像領域分割動作を確認した.さらに,集積回路製造で不可避的に生じる素子バラツキの影響を抑制するための回路構成法を考案した.
|