研究概要 |
本研究では, 神経回路網の理論モデルである「しきい値回路」に着目し,脳が行なう生体情報処理に係る単純なタスクに対して,パルス発生量の少ないしきい値回路の設計を与えることを目指した.その結果,視覚情報処理に関わるタスクに対して,パルス発生量,素子数の少ないしきい値回路の設計を与えることに成功した.またこの成果に付随して,パルス発生量の少ないしきい値回路を設計するためには,並列計算時間,や回路を構成する素子のファンインという2つのパラメータを犠牲にせざるをえない場合があることを,数学的に厳密に示した.
|