研究課題
若手研究(B)
本研究では、組込み向けプロセッサの1種であるVLIW型プロセッサを対象とし、近年問題視されているリーク電力をHW/SW協調設計により大幅に削減する。VLIW型プロセッサは、単一命令で複数の演算器を同時に実行するSIMD型アーキテクチャであり、高性能・低消費電力が実現できる。また、リーク電力を削減するためには不要な演算器の電源を動的に切るパワーゲーティングと呼ばれる回路技術が有効である。そこで本研究では、パワーゲーティングを効率的に適用する消費電力最小スケジューリング手法、ならびに演算器構成最適化手法を確立した。評価実験より、提案手法の有効性を確認した。
すべて 2014 2013 2012 2011 その他
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (16件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E97.A 号: 2 ページ: 606-615
10.1587/transfun.E97.A.606
130003394754