配線による遅延調整手法を用いたホストベースＩＰＳプロセッサの開発と検知回路最適化

• 研究課題/領域番号: 25330149
• 研究種目: 基盤研究(C)
• 配分区分: 基金
• 応募区分: 一般
• 研究分野: 情報セキュリティ
• 研究機関: 弘前大学
• 研究代表者: 佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
• 研究期間 (年度): 2013-04-01 – 2017-03-31
• 研究課題ステータス: 完了 (2016年度)
• 配分額: 4,810千円 (直接経費: 3,700千円、間接経費: 1,110千円); 2015年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円); 2014年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円); 2013年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
• キーワード: IDS / IPS / FPGA / RTL / ウェーブパイプライン / 不正アクセス / 不正アクセス防御システム / 再構成可能なハードウエア / パケット収集 / モバイルコンピューティング / タイミング調整 / コネクションスイッチ / 再構成可能なハードウェア

研究成果の概要

不正アクセスやコンピュータウイルスによって，情報漏えいや情報改ざんの被害が多発している。実際に日本年金機構は標的型攻撃によって個人情報を流出する問題を起こした。このような，不正アクセスやコンピュータウイルスを防ぐために，IDS (不正アクセス検知システム)やIPS(不正アクセス防御システム)による監視と被害防止が不可欠である。本研究ではモバイル機器においてこれらの問題に技術的なアプローチで解決することを目的として，ウェーブパイプライン手法のファインチューニングを再構成可能なプロセッサ上で実現できることを明らかにした。加えて検知回路の最適化をASIC-FPGA協調設計によって実現した。

研究成果

• [国際共同研究] KMITL(Thailand)
• [国際共同研究] KMITL(Thailand)
• [雑誌論文] RCA on FPGAs Designed by the RTL Design Methodology and Wave-Pipelined Operation (2017)
  • 著者名/発表者名: T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi
  • 雑誌名: ECTI Transactions on Computer and Information Technology 巻: 11 ページ: 10-19
  • 査読あり / オープンアクセス / 国際共著 / 謝辞記載あり
• [雑誌論文] Throughput of a Firewall Unit on FPGAs developed by the RTL Design Methodology (2017)
  • 著者名/発表者名: T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi
  • 雑誌名: Proc. of iEECON 2017 巻: 2 ページ: 423-426
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] An FPGA Architecture for ASIC-FPGA Co-Design to Streamline Processing of IDSs (2016)
  • 著者名/発表者名: T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi
  • 雑誌名: Proc. of CTS 2016 巻: - ページ: 53-58
  • DOI: 10.1109/cts.2016.0079
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] Designing a Firewall Unit on the FPGA Composed of Selectors (2016)
  • 著者名/発表者名: T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi,
  • 雑誌名: Proc. of SISA 21016 巻: - ページ: 53-58
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] A Connection Block Implemented in the RTL Design for Delay Time Equalization of Wave-Pipelining (2016)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 雑誌名: Journal on Systemics, Cybernetics and Informatics 巻: 14 ページ: 49-54
  • 査読あり / オープンアクセス / 国際共著 / 謝辞記載あり
• [雑誌論文] Fine-Tuning of Wave-Pipelines on FPGAs Developed by the RTL Design (2015)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 雑誌名: Proc. of ECTI-CON 21015 巻: 1 ページ: 1-6
  • DOI: 10.1109/ecticon.2015.7207067
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] The Potential of Routes Configured with the Switch Matrix by RTL (2015)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 雑誌名: Applied Mechanics and Materials Journal 巻: 781 ページ: 189-192
  • DOI: 10.4028/www.scientific.net/amm.781.189
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] Proposal of the security log collection method of public Wi-Fi services on private IPv4 address spaces utilizing Raspberry Pi (2015)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul and K. Higuchi
  • 雑誌名: Proc. of ICESIT 2015 巻: 1 ページ: 6-7
  • 査読あり / 国際共著 / 謝辞記載あり
• [雑誌論文] Evaluation of Logic Blocks for Reconfigurable Wave-Pipelined Circuits with 45nm CMOS Technology (2014)
  • 著者名/発表者名: Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul
  • 雑誌名: Proc. of ITC-CSCC2014 巻: 0 ページ: 464-465
  • 査読あり / 謝辞記載あり
• [雑誌論文] Wiring Control by RTL Design for Reconfigurable Wave-Pipelined Circuits (2014)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 雑誌名: Proc. of APSIPA ASC 2014 巻: 0
  • 査読あり / 謝辞記載あり
• [雑誌論文] Design and Analysis of Crossbar Switch Circuits for Reconfigurable Wave-Pipelined Circuits (2014)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 雑誌名: Proc. of CreTech 2014 巻: 0 ページ: 12-15
  • 査読あり / 謝辞記載あり
• [雑誌論文] A Crossbar Switch Circuit Design for Reconfigurable Wave-Pipelined Circuits (2014)
  • 著者名/発表者名: Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul
  • 雑誌名: Proc. of WMSCI 2014 巻: II ページ: 200-205
  • 査読あり / 謝辞記載あり
• [雑誌論文] Performance Estimates of an Embedded CPU for High-Speed Packet Processing (2014)
  • 著者名/発表者名: Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul and Kohji Higuchi
  • 雑誌名: Proc. of ECTI-CON 2014 巻: 1 ページ: 1-5
  • 査読あり
• [雑誌論文] A Logic Block for Wave-Pipelining (2013)
  • 著者名/発表者名: Tomoaki Sato, Sorawat Chivapreecha, Phichet Moungnoul
  • 雑誌名: Proc. of IMETI 2013 巻: 1 ページ: 130-134
  • 査読あり
• [学会発表] RCA on FPGAs Designed by the RTL Design Methodology and Wave-Pipelined Operation (2016)
  • 著者名/発表者名: T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi,
  • 学会等名: ECTI-CON 2016
  • 発表場所: Chiang Mai, Thailand
  • 年月日: 2016-06-28
  • 国際学会
• [学会発表] A Connection Block Implemented in the RTL Design for Delay Time Equalization of Wave-Pipelining (2015)
  • 著者名/発表者名: T. Sato, S. Chivapreecha and P. Moungnoul
  • 学会等名: The 19th World Multi-Conference on Systemics, Cybernetics and Informatics
  • 発表場所: Florida, USA
  • 年月日: 2015-07-12
  • 国際学会
• [学会発表] The Potential of Routes Configured with the Switch Matrix by RTL (2015)
  • 著者名/発表者名: Tomoaki Sato
  • 学会等名: The 2015 International Electrical Engineering Congress
  • 発表場所: Phuket, Thailand
  • 年月日: 2015-03-19