| 研究課題/領域番号 |
25420329
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 山梨大学 |
|---|
研究代表者 |
小川 覚美 山梨大学, 総合研究部, 准教授 (40252168)
|
|---|
| 研究協力者 |
佐藤 隆英
横手 裕治
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2017-03-31
|
| 研究課題ステータス |
完了 (2016年度)
|
| 配分額 *注記 |
5,070千円 (直接経費: 3,900千円、間接経費: 1,170千円)
2015年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2014年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2013年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
|
|---|
| キーワード | 容量型センサ / 容量・時間変換器 / 時間・ディジタル変換器 / スイッチドキャパシタ回路 / センサ信号処理回路 / CMOSアナログ回路 / センサ信号処理 / CMOS集積回路 / 差動容量型センサ |
|---|
| 研究成果の概要 |
本研究では、時間・ディジタル変換器(TDC)を用いたディジタル出力型の容量型センサのCMOSインターフェイス回路を提案した。TDCは、周期が僅かに異なる2つのクロック信号の周期の差を利用して高精度の変換が可能となる。容量・ディジタル変換において、11.3ビット精度が得られることをシミュレーションによって、10.3ビット精度が得られることを試作回路の測定結果によって示した。容量・時間変換の高精度、低消費電力化を図るため3つの容量・時間変換器(CTC)を提案した。構成素子の非理想的な特性を回路的に相殺することにより、分解能が12ビット程度、消費電力が数10uW以下となる結果が得られた。
|
