研究課題
若手研究(B)
本研究では,集積回路に複数の電圧を供給し,各CMOSゲートに適した電源ネットを個別に設定することで消費電力を下げる多電源設計手法と,クロックスキューを積極的に利用することで回路の高速化を図る一般同期方式を組み合わせることで,高速化と低消費電力化を実現する設計支援システムの開発を行った.計算機実験において,従来のクロック同期方式の回路を比較したところ,開発したシステムを用いて設計された回路は高速化と低電力化を同時に実現されることを確認した.
すべて 2017 2016 2015 2014
すべて 雑誌論文 (2件) (うち査読あり 2件、 謝辞記載あり 2件) 学会発表 (4件) (うち国際学会 1件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E99.A 号: 7 ページ: 1366-1373
10.1587/transfun.E99.A.1366
130005159600
巻: E97.A 号: 12 ページ: 2459-2466
10.1587/transfun.E97.A.2459
130004706409