研究領域 | ヒッグス粒子発見後の素粒子物理学の新展開~LHCによる真空と時空構造の解明~ |
研究課題/領域番号 |
16H06493
|
研究機関 | 名古屋大学 |
研究代表者 |
戸本 誠 名古屋大学, 理学研究科, 准教授 (80432235)
|
研究分担者 |
山崎 祐司 神戸大学, 理学研究科, 教授 (00311126)
|
研究期間 (年度) |
2016-06-30 – 2021-03-31
|
キーワード | 素粒子実験 / トップクォーク / LHC-ATLAS実験 |
研究実績の概要 |
2012年までに収集した重心系エネルギー7, 8 TeV、2015年から2018年度までに収集した重心系エネルギー13 TeV、140 /fbの陽子陽子衝突データを用いて、交付申請書に記載したトップクォークに関する(1)から(4)の研究実施計画に対応する以下の研究を推進した。 (1)トップクォーク生成・崩壊の力学的変数や随伴するジェット数などの変数の関数(2変数の関数)によるトップクォーク対生成の微分断面積測定を行い、高次の摂動補正を考慮した標準模型の予言と良く一致していることを示した。 (2)前年度までに、B02班と連携して進めてきたttH過程の生成断面積の測定を達成したことを受け、それと関連のあるトップクォーク質量の精密測定を進めた。具体的には、QCDモデルによる不定性が大きなこれまでの手法とは異なる、次に挙げる2つの手法((a),(b))のトップクォーク測定を行った。 (a) 1本のジェットが付随するトップクォーク対生成断面積の微分断面積から約1 GeVの測定精度で裸のトップクォーク質量を直接測定した。(b) トップクォークのt→b(→J/ψX)+W(→lν)崩壊過程で生成する荷電レプトン(l)とJ/ψ→μμによるμ粒子の情報からトップクォーク質量を測定する解析に着手した。 (3)t→qHやt→qγなどの探索を行い、新物理による超過は観測できなかったが、t→qHの崩壊分岐比を1/1000レベル、t→qγの分岐比を1/10000のレベルにまで下げた。 (4)昨年度より継続して、A01班との連携研究の下、超対称性トップクォークの探索を進めた。 「統合型μ粒子」の開発に関しては、前年度に続いて、大規模FPGAを用いたトリガープロセッサー回路の設計と大規模FPGAに組み込む飛跡再構成ファームウェアの設計を行った。また、第3実験に向けたマルチスレッド対応のソフトウェアトリガーの開発も進めた。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画調書に記載した(1)テラスケール領域におけるQCDの性質の理解、(2)トップクォークの湯川結合による「真空」の解明、(3)新物理の間接的探索、(4)新物理の直接的探索と「時空」の解明、の全てに対して研究実績で記述した研究成果を新しく出し、その成果を学術論文や国内外の会議で発表した。(1)では大統計のトップクォーク対事象を用いて、包含的な断面積測定だけでなく、様々な力学的変数を関数とする1階、2階微分断面積を測定したことでトップクォーク対生成事象を用いたテラスケール領域におけるQCDの性質を理解できた。今年度は(1)によるQCDの理解、昨年度は(2)トップクォークの湯川結合を完了させ、次年度は、(2)のトップクォーク質量の測定、(3)や(4)による新物理探索に集中することができるレベルにまで研究を進めた。トップクォーク質量の測定は宇宙の安定性と関連のある測定量であることから、次年度は、(3)と(4)からだけでなく(2)の研究からもトップクォークを用いた真空と時空の理解に迫ることができる。 「統合型μ粒子トリガー」の開発では、高輝度LHC実験に向けた量産のR&Dが順調に進んでいる。特に、大規模FPGAを用いたトリガー論理回路の研究が飛躍的に進み、100対の光トランシーバ、大規模FPGA、MPSoC FPGAを搭載した高性能なトリガープロセッサーボードの回路基盤の設計を進めることができた。さらに、ソフトウェアトリガーでは、2021年から導入予定のマルチスレッド対応のトリガーフレームワークを完成させることができた。 以上の観点により、概ね順調に進んでいると言える。
|
今後の研究の推進方策 |
2020年度はLHC加速器はシャットダウンする。この期間に進めるべき研究は、①2018年度までに取得したデータを用いたトップクォークの研究、②第3実験に向けたソフトウェアトリガーとトップクォーク物理の解析の準備、③ 高輝度LHC実験に向けたトリガー回路のR&Dの3点があげられる。①では、140 /fbの全データを用いたトップクォークの質量精密測定やトップクォークをプローブとした新物理の間接・直接測定に集中する。②では第3実験でデータ収集を行うためのマルチスレッド対応のソフトウェアトリガーの動作検証を大規模計算機を用いて実施する。③では、検出器近くに設置する前段回路の量産プロトタイプ回路の動作試験を行い、100対の光トランシーバ、大規模FPGA、MPSoC FPGAを用いたトリガープロセッサー回路のプロトタイプを完成させる。
|