| 研究概要 |
並列計算機において個々のCPUのMIPS値がいくら高くても,通信路においてボトルネックが発生すれば,システム全体の処理能力は大きく低下する.そのため,要素プロセッサ間の通信路においてバッファリングを行いプロセッサ間距離に依存しない形態の高速通信網を構築する必要がある.そこで,プロセッサ間通信を高速に行う専用ハ-ドウェアのFPGA(Field Programmable Gate Array)による構築を試みた.
現在は設計を終了し,論理シミュレ-タにより動作確認を行い,8台の通信専用ハ-ドウェアを実装した評価システムを製作中である.
ネットワ-ク仮想メモリシステムにおいて,キャッシュメモリ間のデ-タの一致性(無矛盾性)を保証する無矛盾化プロトコルをシステムに実装する必要がある.無矛盾化プロトコル専用ハ-ドウェアについては評価システムを製作し,一致性を保証するための要素プロセッサ間でのメッセ-ジを考察した.さらにCPUボ-ドを接続し,要素プロセッサ単体での最高性能の計測を行った.現在の要素プロセッサは128KBのメモリを実装しているが,プロトコル専用ハ-ドウェアにより,最大16MBの仮想メモリを実装したメモリシステムの構築を行った.
以上の成果をもとに,処理に核となるCPUボ-ド,通信専用ハ-ドウェア,無矛盾化プロトコル専用ハ-ドウェアからなる要素プロセッサを製作し,ネットワ-ク仮想メモリを実装した拡張性の高い並列処理システムの構築を行ないつつある.
|
