| 研究課題/領域番号 |
06302074
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
南谷 崇 東京工業大学, 大学院・情報理工学研究科, 教授 (80143684)
|
|---|
| 研究分担者 |
安浦 寛人 九州大学, 大学院・総合理工学研究科, 教授 (80135540)
広瀬 全孝 広島大学, 工学部, 教授 (10034406)
天野 英晴 慶応義塾大学, 理工学部, 助教授 (60175932)
上田 和宏 芝浦工業大学, システム工学部, 教授 (60203436)
鳳 紘一郎 東京大学, 工学部, 教授 (60211538)
|
|---|
| キーワード | VLSIチップ試作サービス / マルチプロジェクトチップ / ゲートアレイ / フルカスタムLSI / VLSI設計教育 |
|---|
| 研究概要 |
1)VLSIチップ試作サービス体制を実現するために利用者側、LSIファンドリ双方の技術的課題、経済的課題を明らかすることを目的として、平成7年度は、ゲートアレイLSIとフルカスタムLSIの2種類の設計試作パイロット試行を実施した。前者は6年度も実施してすでにノウハウがある程度蓄積されているが、後者は初めての経験である。
ゲートアレイに関しては、6年度と同様、NELの0.5ミクロンCMOSゲートアレイ(50Kゲート)を用いて4種類の設計を1チップに実現するマルチプロジェクト・ゲートアレイとした。
試行参加者は電通大(パラレルノイマンプロセッサ)、東洋大(FTマルチプロセッサーセル)、豊橋技科大(リアルタイムOSチップSTRON)、奈良先端大(汎用コプロセッサのコントローラ)である。
フルカスタムに関しては、NELの0.8ミクロンアナログCMOS技術を用いた3.75mm角(有効面積2.44mm角程度)x16領域(内、2領域はNELのテスト回路)のフルカスタムチップとして試作することによってVLSIチップ試作サービスのシミュレーション実験を行った。試行参加者は、東大(自己同期型パイプライン演算装置、カオスニューラルネットワーク)、東工大(スイッチトキャパシタ集積回路、非同期式乗算器)、農工大(教育用電子回路)、早大(サンプルホールド回路)、芝工大(配線並列処理専用ハードウェア)、豊橋技大(広帯域フィルタ)、京大(電流モードAD変換回路)、阪大(MPEG2デコーダコア)、広島大(デジタルアナログ混合ニューロチップ)、広島大(パルス幅偏重方式による積和演算回路)、九工大(カオス・ニューラルネット)、熊本大(高周波アナログフィルタ)である。
2)今年度の試行実験を評価し、VLSIチップ試作サービス体制のあるべき姿を討論するため、電子情報通信学会と協力して公開シンポジウムを開催した。
|
