| 研究概要 |
本研究は、電波観測の広帯域データのデジタル信号処理には必須の、並列デジタルデータに対するフィルタリング処理を行なうデジタルフィルターLSIを設計・試作し、試験を行うことを目的とする。平成9年度のデジタルフィルター回路の概念設計に引き続き、平成10年度は、回路をプログラマブル高集積LSI(FPGA)内で実現するための詳細設計を行った。ここでは、現実に使用するLSIの回路規模(10-20キロゲート)を考慮して、概念設定で検討したすべての機能を盛り込むことはせず、当面稼働中のデジタル分光相関器に必要な以下の要求を満たす詳細設計と演算精度及び回路の詳細シュミレーションを行った。
(a) サンプリング周波数1GHz(32MHzクロックで32並列)の入力データに対応。
(b) 異なる帯域幅(最大帯域幅の1/16,1/32,1/64)のデータを出力できる。
演算精度シミュレーションの結果、デジタルフィルタリングの演算は、入力がガウスノイズの場合は、9ビット程度の演算でも観測に十分な精度が得られることがわかったが、今回のFPGA設計では、内部のライブラリーを使って容易に実現できる単精度(16ビット)演算を行うことにした。
現在(99年3月)は、詳細設計の最終段階として、上言FPGA回路と現存のデジタル分光相関器を接続するための周辺回路の設計を行っている。周辺回路も含めた詳細設計の終了後は、実回路基板の製作を進める予定である。
|
