| 研究概要 |
本研究は、東京大学大規模集積システム設計教育研究センターにおいて行ったチップ試作の設計データに対して、これまで一般的に行われている図形処理に基づく機械的な処理による設計検証手段に加えて、知識ベースの知的な処理を伴う設計検証の結果を示す事で、熟練した設計者に設計を見てもらうことと同等な情報を提供し、設計の質の向上と共に設計者自身の設計技量の向上を図ることを目指すことを目的として行われた。
本研究中では電源に関連する問題に重点をおき、レイアウトから電源配線を抽出し、その接続されるトランジスタ数等からそれぞれの配線に生じうる最大電流値を見積もることで電流集中個所を導き出し、配線に生じうる電源線ノイズを算出し、設計者に対して警告を与えるようなシステムの検討を行ない、その前提となる電源線ノイズをチップ上でリアルタイムに測定を可能とする手法の検討を行った。
電源線に発生する電圧ノイズの定量的な評価に関しては、電圧ノイズ波形の測定には、スイッチトキャパシタ方式による再生型比較回路を用いた電圧サンプラーを使用した。本電圧サンプラーは1[ns〕,20[mV]の時間、電圧分解能を有していることがテストチップの試作、測定により明らかになった。この電圧サンプラーと大容量の負荷を電源線に接続し、負荷をトリガーした際の電源線に生じる電圧変動を測定することで、本電圧サンプラーを用いて電源線における電圧変動を測定することが可能であることが分かった。この測定結果をもとにして、電源線に生じる電圧ノイズをチップの動作時に測定する「オンチップ電圧スキャンパス方式」の提案を行った。本方式は、LSI中の主要な電源配線に前述の電圧サンプラを接続し、実行時にその場で電圧変動を観測するための方式である。観測はデータラッチのデ一タ読み出し方式として広く用いられているスキャンパス方式と同様に電圧サンプラの比較回路の出力をシフトレジスタ状に接続することで限られた信号ピンにより外部から各電圧サンプラの出力を観測可能な方式である。本方式は、今後ますますLSIの集積度が上がっていく過程で、LSIの動作不良の解析において必須の手法になるものと期待されている。
|
