|
ZrO2(二酸化ジルコニュウム、ジルコニア)は、比誘電率20〜25を持ちMOSFET用ゲート絶縁物として有望視されている。しかし、Si基板上にそのまま堆積するとSi表面が酸化し、低誘電率のSiO2が生じ静電容量を増大できない。そこで、SiO2の生成を抑制しかつ損傷を与えず数nmの極薄かつ高品質ZrO2膜を堆積するための制限反応スパッタ法を開発した。まず、ZrO2が結晶化せずかつSi表面が酸化されない最高基板温度を調べたところ、300℃が最適であることが判った。次に、熱処理効果について検討したところ、500℃10秒間の短時間熱処理では、Si界面のSiOx層がわずかに増加するが、同時にZrO2漠の構造欠陥も除去されその結果誘電率が増大し、全体としてSiO2換算膜厚は1.5nmから1.15nmに小さくなった。しかし、700℃以上の熱処理では、SiOxが増大し漏れ電流特性は改善されるがSiO2換算膜厚は増大した。以上本研究において、極薄ZrO2膜作製における最適条件を明らかにした。
|
