| 研究概要 |
1.多出力論理関数を表現する決定グラフをメモリとシーケンサを用いて実現する方法を考案した.本方法では,メモリの内容を書き換えることにより,任意の論理関数が実現可能である.同様な方法としては,SBDD(Shared educed ordered Binary Decision Diagram)やMDDを表現するテーブルに基づく方法が知られているが,報告者らが考案した方法は,それらの方法よりも高速である.また,メモリを増加することにより,さらに高速にできる.市販FPGAボードとRAMを組み合わせることにより,プロトタイプシステムを完成した.4メガビットのRAM上に,多数のベンチマーク関数を実現した.試作システムでは,前述のBDDやMDDを用いた方法よりも,高速に評価できた.本手法は,本方法は,論理素子として汎用のRAMを使用しており,比較的安価に実現できる.また,配置・配線の処理も不要であり,前処理時間も短い.
2.多出力関数をLUT(look-up table)カスケードで実現する際,符号化を工夫することによりLUTの個数を削滅する方法を開発した.LUTの個数を削減することにより,論理関数を実現するために必要なメモリの量を削減できる.本研究では中間変数を1変数関数に変換する符号化法を開発した.本手法を用いると,多くのベンチマーク関数においてLUTの個数を10%程度削減できることを実験的に示した.
|
