• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2015 年度 実施状況報告書

圧縮したまま演算可能なデータ表現に基づくスマートストレージの開発

研究課題

研究課題/領域番号 15K15958
研究機関東北大学

研究代表者

Waidyasooriya Ha  東北大学, 情報科学研究科, 助教 (60723533)

研究期間 (年度) 2015-04-01 – 2017-03-31
キーワード簡潔データ構造 / 文字列処理 / ビッグデーター応用 / 高速ストレージ
研究実績の概要

文字列処理,グラフ処理,データマイニングなどの様々なビッグデーア応用の高速化は重要であるが,データ量が膨大でありデータ転送が処理のボトルネックになっている.本研究では,圧縮データのまま計算できる簡潔データ構造に着目し,演算回路と記憶素子を一体化したスマートストレージの開発を目的とする.
初年度では,ハードウェア向き文字列処理用簡潔データ構造の開発,およびスマートストレージの基本構成の開発に着目する.本研プロジェクトの対象のハードウェア向きデータ構造には以下の点を重視する.
1. データ全体の伸張は不要
2. 任意の場所からアクセス可能
この条件を満たすデータ構造では,元の文字データのどの部分が圧縮データのどの部分に対応するのかが大事である.従来の圧縮方法では文字列データ全体の圧縮しか考えられていなく,データの対応関係が無視される.本研究では文字列データを同じサイズのブロックに分割し,ブロックごとに圧縮する.しかしながら,ブロックごとに圧縮が異なり,圧縮後のブロックサイズが一様にならない.その場合は,最長ブロックサイズに合わせられ,全体の圧縮率が悪くなる.この問題を解決するため,ブロックの類似度によりクラスタリングし,各クラスターごとに共通辞書を用いワードペアエンコーディング方法で圧縮する簡潔データ構造を提案した.提案データ構造ではデータ量が73%までに圧縮され,記憶素子へのアクセスが27%削減できた.この成果を国際会議や論文誌において発表している.文字列処理の一例であるゲノム配列アラインメントをFPGAというプログラム可能なハードウェアで実装し,従来に比べ22倍以上の性能向上が達成できている.
また,FPGAと外部メモリ・内部メモリからなるスマートストレージの基本構成を確立され,現在処理の実装に必要なプロセッサーアーキテクチャの開発を行われている.

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

現在までは,ハードウェア向き簡潔データ構造とスマートストレージの基本構造の開発を行った.文字列データ処理に関しては簡潔データ構造を提案し,そのアルゴリズム,ソフトウェアなどをすでに確立されている.また,その有効性については実験により明らかになっている.ビッグデータ応用への適応に関しては現在,文字列処理におけるテキスト検索やゲノム配列のアラインメントを実装し,その性能を評価している.スマートストレージ内部で演算を行うためのプロセッサーアーキテクチャについては研究を進んでおりFPGAというプログラム可能なハードウェアで実装を予定している.
スマートストレージの基本構造をメモリとFPGAハードウェアにより構成し,その構造に,ハードディスク,SSDなどの大容量の記憶素子を取り入れるための研究を進んでいる.

今後の研究の推進方策

現在はストレージあるいは記憶素子としてメモリをを使いそのアクセス回数を最小限にし,高速な処理を行っている.しかしながら,ビッグデータではさらに大きいフラッシュメモリ,SSD,ハードディスかなどへのアクセスを考えなければならない.このような大きなストレージに提案の簡潔データ構造を組み込むことについてはこれから研究する.そのために必要なSSD,IPコアを含むソフトウェアなどの購入を予定している.
次年度の研究計画の大まかの流れは以下に示す.
1. スマートストレージの基本構成にSSD,ハードディスクなどの大規模なストレージを取り込む
2. ビッグデータ応用を用いた評価
SSD,ハードディスクなどを取り込むためには,ハードウェア(FPGA)からストレージを操作すのに必要な,IPコア,通信プロトコール,ドライバーソフトウェアなどを開発する.SSD,外部メモリ,内部メモリからなる階層的ストレージ構造において,各ストレージごとにデータ構造を階層化することやストレージ間の通信などについて研究する.複数のFPGAやストレージからなる大規模なスマートストレージシステムへの展開を予定している.そのため,FPGA間でデータを40Gbps以上の速度で高速通信可能な光通信の導入について研究する.
また,ビッグデータ処理を実装しその性能評価を行う.従来のスーパーコンピュータSX-9(18ノード,1ノードあたり16CPU、1CPUあたり102GFLOPS)と比較し評価する.

  • 研究成果

    (6件)

すべて 2016 2015

すべて 雑誌論文 (3件) (うち国際共著 3件、 査読あり 3件、 謝辞記載あり 2件、 オープンアクセス 1件) 学会発表 (3件) (うち国際学会 3件)

  • [雑誌論文] Hardware-Acceleration of Short-read Alignment Based on the Burrows-Wheeler Transform2016

    • 著者名/発表者名
      Hasitha Muthumala Waidyasooriya and Masanori Hariyama
    • 雑誌名

      IEEE Transactions on Parallel and Distributed Systems

      巻: Vol.27, No5 ページ: 1358-1372

    • DOI

      10.1109/TPDS.2015.2444376

    • 査読あり / 国際共著 / 謝辞記載あり
  • [雑誌論文] Hardware-Oriented Succinct-Data-Structure for Text Processing Based on Block-Size-Constrained Compression2016

    • 著者名/発表者名
      Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama
    • 雑誌名

      International Journal of Computer Information Systems and Industrial Management Applications

      巻: Vol.8 ページ: 1-11

    • 査読あり / オープンアクセス / 国際共著 / 謝辞記載あり
  • [雑誌論文] Data-Transfer-Aware Design of an FPGA-Based Heterogeneous Multicore Platform with Custom Accelerators2015

    • 著者名/発表者名
      Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama
    • 雑誌名

      IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences

      巻: Vol.E98-A, No.12 ページ: 2658-2669

    • DOI

      10.1109/TPDS.2015.2444376

    • 査読あり / 国際共著
  • [学会発表] Hardware-Oriented Succinct-Data-Structure based on Block-Size-Constrained Compression2015

    • 著者名/発表者名
      Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama and Michitaka Kameyama
    • 学会等名
      7th International Conference of Soft Computing and Pattern Recognition (SoCPaR 2015)
    • 発表場所
      九州大学 ( 福岡市)
    • 年月日
      2015-11-15
    • 国際学会
  • [学会発表] FPGA-Oriented Design of an FDTD Accelerator Based on Overlapped Tiling2015

    • 著者名/発表者名
      Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama
    • 学会等名
      International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA)
    • 発表場所
      Las Vegas, USA
    • 年月日
      2015-07-29
    • 国際学会
  • [学会発表] An FPGA Architecture for Text Search Using a Wavelet-Tree-Based Succinct-Data-Structure2015

    • 著者名/発表者名
      Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama and Michitaka Kameyama
    • 学会等名
      International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA)
    • 発表場所
      Las Vegas, USA
    • 年月日
      2015-07-28
    • 国際学会

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi