研究課題
若手研究(B)
製造後に機能変更が可能な集積回路であるField Programmable Gate Array(FPGA)の設計を効率化する手法について研究を行った。本研究では、既に設計されたFPGA回路が仕様変更やバグ修正などのために回路の変更が必要となったとき、処理に時間のかかる配置配線を維持したまま、必要な部分の論理だけを変更することによって、設計変更が可能であることを示した。
VLSI設計支援
