研究課題
商用の55nm CMOSプロセステクノロジを使用し、動的電圧制御（電源電圧とバックゲートバイアス）を可能とするプロセッサチップを試作した。プロセッサ設計にはオープンソースコアであるRISC-Vを使用した。前年度に試作した各種要素回路の評価結果をフィードバックし、各種センサを備えたプロセッサとして実現した。1.2Vから0.3Vまでのニアスレッショルド電圧（しきい値電圧近傍の電源電圧）およびサブスレッショルド電圧（しきい値電圧以下の電源電圧）での動作を実チップにより実証した。プロセッサがニアスレッショルド電圧およびサブスレッショルド電圧で安定して動作するために極低電圧で動作するラッチセルに基づくL0キャッシュと通常電圧で動作するSRAMベースのL1キャッシュを組み合わせたハイブリッドキャッシュアーキテクチャを考案した。成果は英文論文誌で発表した。また、プロセッサの動作状況およびアプリケーションの負荷に応じて、１）最小エネルギー動作、２）最小電力動作、３）最低電圧動作、をソフトウェアから最適に制御するプロセッサの動的電圧制御メカニズムを構築した。OSの一部の機能として、プロセッサの最小エネルギー動作点（電源電圧とバックゲートバイアスの組）を特定するアルゴリズムを構築した。上記アルゴリズムに基づき、OSがブート時にプロセッサの最小エネルギー動作点を線形近似モデルとして特徴抽出する手法を確立した。事前に特徴抽出した最小エネルギー動作点の線形近似モデルに基づきプロセッサの最適な動作点を実行時に瞬時に特定する機能を構築した。上記の一連の最小エネルギー点追跡機能を検証するために恒温槽を購入し、上記のプロセッサチップを恒温槽の中で動作させることにより、プロセッサが幅広い動作温度条件の下で最適な動作点を正確に特定できることを確認した。研究の成果は国内外の関連する会議で発表した。
令和元年度が最終年度であるため、記入しない。
すべて 2021 2020 2019
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (5件) (うち国際学会 3件、 招待講演 1件) 図書 (1件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E102.A ページ: 1741～1750
10.1587/transfun.E102.A.1741
IEICE Transactions on Electronics
巻: E102.C ページ: 565～572
10.1587/transele.2018CTP0014
