| 研究課題/領域番号 |
18063008
|
|---|
| 研究種目 |
特定領域研究
|
| 配分区分 | 補助金 |
|---|
| 審査区分 |
理工系
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
益 一哉 東京工業大学, 統合研究院, 教授 (20157192)
|
|---|
| 連携研究者 |
石原 昇 東京工業大学, 統合研究院, 特任教授 (20396641)
佐藤 高史 東京工業大学, 統合研究院, 特任教授 (20431992)
天川 修平 東京工業大学, 統合研究院, 助教 (40431994)
伊藤 浩之 東京工業大学, 精密工学研究所, 助教 (40451992)
岡田 健一 東京工業大学, 統合研究院, 助教 (70361772)
|
|---|
| 研究期間 (年度) |
2006 – 2009
|
| キーワード | ナノ配線 / シグナル・インテグリティ / インテグリティ / 揺らぎ / ばらつき |
|---|
| 研究概要 |
現在のCMOS LSIにおいて、すでに回路性能の性能向上を阻害しているのは配線での遅延である。配線遅延の改善はスケーリングを延命し、かつスケーリングを超えるための必須のnever-ending issueである。本プロジェクトでは、(1)配線町分布に基づく配線資源予測、(2)周期構造配線や多ポート配線配線モデリング、(3)配線の高周波特性評価のための110GHzまでのde-embedding手法、(4)高速・低レイテンシ・低電力・高得エネルギー効率伝送線路の設計・試作・評価、 およびNoCに使用可能小面積・低消費電力・高速SER/DES回路設計・試作評価(5)光配線、ワイヤレス配線、伝送線路の性能の比較を行った。その結果、伝送線路配線を利用することで、32nm以降のCMOSにおける長距離配線高速技術を確立することができた。
|
