研究概要 |
プロセッサに比してメモリの速度向上が遅い結果,キャッシュミスのペナルティは相対的に増大しつつある.現実の計算においてもメモリバンド幅が計算ボトルネックになることも多く,メモリ階層を意識し,上位階層のメモリの効率的利用を行なうことで,メモリ遅延をできるかぎり隠蔽することが重要である.本研究では,メモリ階層構造を考慮しハードウェアを利用する圧縮簡潔データ構造を利用した高速検索方式の提案および実装実験を行った.また本研究の副産物としてキャッシュミスペナルティーを削減するためのメモリマップを利用したプリフェッチ方式の提案も行なった.
|