| 研究課題/領域番号 |
18KT0014
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
梶原 誠司 九州工業大学, 大学院情報工学研究院, 教授 (80252592)
|
|---|
| 研究分担者 |
大竹 哲史 大分大学, 理工学部, 教授 (20314528)
三宅 庸資 九州工業大学, 大学院情報工学研究院, 研究職員 (60793403)
|
|---|
| 研究期間 (年度) |
2018-07-18 – 2022-03-31
|
| キーワード | フィールド高信頼化 / VLSIテスト / データマイニング / 組込み自己テスト / 予防安全 |
|---|
| 研究実績の概要 |
本研究では、フィールド運用中のVLSIの自己テストで得られる、故障した際の使用環境や遅延マージン等の情報を解析することにより運用中のVLSIの状態を把握し、劣化の検知や故障解析、予防安全に活用していく手法の開発を目的とする。 (1)テスト履歴データの作成・取得方法の確立 (2)テスト履歴解析に基づく一時故障の弁別と劣化予測手法の開発 (3)アダプティブテスト履歴作成最適化手法の開発等の研究課題を解決することにより、劣化故障による誤動作を未然に効率良く防止できるようになり、現在は十分に実現できていないVLSIの予防安全を達成する。
本年度の研究は、テスト履歴解析に基づく劣化予測手法の開発に特に注力した。代表的な劣化現象である回路遅延の増加を自己テストに基づいたオンチップ遅延測定によって捕らえ、将来の回路遅延の劣化度合いを予測する手法を提案した。提案手法では、劣化シミュレーションや長期信頼性試験、代表チップを用いた予備実験で得られる回路遅延値から初期の予測モデルを作成し、個々のチップに対して実際の測定値に基づくオフセット補正及び勾配降下法を用いた動的なモデル更新により、製造ばらつきや運用状況の差異を反映した劣化予測を行う。180nm CMOSテクノロジで試作したチップに対する劣化加速試験のデータを用いた評価実験では、オフセット補正により予測誤差を86ps（回路遅延値の0.89%）に、さらにテスト履歴に基づいたアダプティブなモデル更新により誤差を45ps（回路遅延値の0.47%）にできることを示した。これらの結果から、提案手法は、製造ばらつきや運用状況の差異による劣化傾向の変化に対応した遅延劣化の予測モデルに有効であることを示した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
これまでに、テスト履歴データの作成方法の確立、および、テスト履歴データ取得・活用方法の確立は終了し、九州工業大学で設計開発したチップの試作も終えて、劣化加速試験を含む各種データを取得すると同時に、テスト履歴解析に基づく劣化予測やアダプティブテスト履歴作成の開発を行った。共同研究者の大分大学では、新型コロナウィルス感染症対策のための在宅での研究開発によりチップ開発環境や測定装置を使用した研究に遅れがでた他、学会の中止等により学会発表や論文投稿にやや遅れがでている。
|
| 今後の研究の推進方策 |
これまで得られた知見をまとめて学会発表や論文投稿を推進する。特にテスト履歴解析に基づく劣化予測手法は、実チップでのデータも揃っており、トップレベルジャーナルへの論文投稿を検討する。開発した手法は、ASIC/SoCのみならずFPGAにも適用可能であるので、在宅勤務でも実施が容易なFPGAを対象とした実験・評価も推進する。
|
| 次年度使用額が生じた理由 |
新型コロナウイルスの影響により，参加を予定していた国内外の学会や研究会などの中止や延期が多発し，出張を伴う研究打ち合わせも実施することができなかった．
さらに，緊急事態宣言による外出自粛や大学への入構禁止等により，実験機器を利用する研究にも遅れが生じ，見積もっていた実験機器のライセンス使用料などが計画通りの予算執行を行うことができず，研究期間の延長に伴い，予算を次年度使用することとなった．
次年度の使用計画として，新型コロナウイルスの影響が未だ未知数のため，旅費としての使用見込みが立たず，主に延長した期間の人件費や，今年度使用できなかった実験機器のライセンス使用料等に使用予定である．
|
