研究課題
基盤研究(C)
本研究では、LSI回路の実速度スキャンテストのキャプチャモードにおける誤動作の主な原因として、テスト入力で活性された長いパスの近傍(クリティカルエリア)の過度な電圧降下(IR-Drop)によるパス遅延の増加にあることに突き止めた。これに基づいて、長いパスの活性化情報、近傍情報、及び状態遷移情報を反映したCCT(Critical Capture Transition)という評価基準を提案し、テスト入力ごとの誤動作の予測を可能にした。更に、クリティカルエリアに影響を与える冗長ビットを抽出し、それにそのクリティカルエリア内のキャプチャ電力を減少させる論理値を決定する手法を提案した。これによって、誤テスト問題の根本原因を解決する高度な誤テスト回避方式を確立した。
すべて 2010 2009 2008 2007 その他
すべて 雑誌論文 (7件) (うち査読あり 7件) 学会発表 (16件) 図書 (2件) 備考 (1件) 産業財産権 (2件)
信頼性学会誌 Vol.31,No.7
ページ: 498-505
IEICE Trans. Inf. & Syst. Vol.E93-D,No.1
ページ: 2-9
IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems Vol.28,No.11
ページ: 1767-1776
IPSJ Transaction of System LSI Design Methodology Vol.1
ページ: 104-115
Journal of Electronic Testing: Theory and Applications, Special Issue on Low Power Testing Vol.24
ページ: 379-391
Journal of Low Power Electronics Vol.4
IEICE Trans. Inf. & Syst. E90-D,No.9
ページ: 1398-1405
http://aries3a.cse.kyutech.ac.jp/