組合せ回路のテスト生成複雑度に基づく上流からのVLSIテスト容易化合成法

2009 年度 研究成果報告書

• 研究課題/領域番号: 19500048
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 広島市立大学
• 研究代表者: 井上 智生 広島市立大学, 情報科学研究科, 教授 (40252829)
• 連携研究者: 市原 英行 広島市立大学, 情報科学研究科, 准教授 (50326427) ; 吉川 祐樹 広島市立大学, 情報科学研究科, 助教 (50453212)
• 研究期間 (年度): 2007 – 2009
• キーワード: 設計自動化 / テスト容易化設計 / VLSI-CAD / システムオンチップ.ディペンダブル・コンピューティング / テスト生成

研究概要

本研究では,テスト容易な順序回路のクラスとして,部分スルー可検査順序回路を提案した.このクラスは,無閉路可検査性を満たす従来の完全スルー可検査順序回路のクラスを真に包含する.さらに,部分スルー可検査順序回路に対する効率的なテスト生成法,ならびに,このクラスに基づくテスト容易化設計法を提案した.提案法は,今日の主流であるフルスキャン設計に比べて小さいオーバーヘッドで完全な故障検出効率を達成できる.

研究成果

• [雑誌論文] 部分スルー可検査性に基づく順序回路のテスト生成法
  • 著者名/発表者名: 岡伸也, Ooi Chia Yee, 市原英行, 井上智生, 藤原秀雄
  • 雑誌名: 電子情報通信学会論文誌D Vol.J92-D,No.12
• [学会発表] スイッチの機能を考慮した部分スルー可検査性に関する考察 (2010)
  • 著者名/発表者名: 岡伸也, 吉川祐樹, 市原英行, 井上智生
  • 学会等名: 信学技法(ディペンダブルコンピューティング研究会)
  • 年月日: 20100600
• [学会発表] Test Generation and DFT Based on Partial Thru Testability (2009)
  • 著者名/発表者名: Nobuya Oka, Chia Yee Ooi, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
  • 学会等名: Proc. European Test Symposium
  • 年月日: 20090500
• [学会発表] スト生成のための最適スルー木集合構成法 (2007)
  • 著者名/発表者名: 森永広介, 岡伸也, 吉川祐樹, 市原英行, 井上智生
  • 学会等名: 信学技法
  • 年月日: 20071100
• [学会発表] An Extended Class of Acyclically Testable Circuits (2007)
  • 著者名/発表者名: Nobuya Oka, Chia Yee Ooi, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
  • 学会等名: Dig. of Papers of 8th Workshop on RTL and High-Level Testing (WRTLT '07)
  • 年月日: 20071000
• [備考]
  • URL: http://rshpub.office.hiroshima-cu.ac.jp/Profiles/1/0000087/profile.html
• [備考]
  • URL: http://www.cd.info.hiroshima-cu.ac.jp/cgi-bin/webcd/bib2/bib_list.cgi?authorseq_id=18