| 研究概要 |
ナノCMOS VLSIで高性能アナログ回路を実現するための時間領域アナログ回路に関して次の成果を得て,特許出願、論文・学界発表を通じて技術移転を行った。
(1)逐次比較近似AD変換器で高速性、低消費電力を実現するために時間領域冗長性を用いるアルゴリズムを開発し、シミュレーションおよびチップ実現・測定によりその有効性の検証を行った。
(2)時間デジタイザ回路の2つの新アーキテクチャを考案した。
2-1)自己校正機能をもち高線形性を確保でき、デバイスの特性ばらつきを積極的に利用して高分解能を実現する、自己校正を行う確率的時間デジタイザ回路
2-2)従来のバーニア構成を改良して、低消費電力で高時間分解能を実現する時間デジタイザ回路
(3)高時間分解能・低消費電力デジタルPWM回路の新アーキテクチャを考案し、デジタル制御電源回路への応用を検討した。
(4)デジタル制御電源でのEMI低減のために、デジタルPWMとPPM方式の組み合わせによる周波数拡散クロックの新アルゴリズムを考案した.
(5)時間領域アナログ回路手法を用いた完全デジタルPLL回路のTVチューナへの応用用を検討し、そこで必要な高速に周波数ロックするための新アルゴリズムを考案した。
(6)高速高周波時間波形を低ノイズで取得できるサンプリング方式を考案した。
|
