研究課題
基盤研究(C)
ソフトエラー(以下SEと略記)とは,VLSIがα線や宇宙線を受けることにより発生する一次的誤りである.本研究では,(a)SE対策VLSI回路の考案と,(b)SE対策VLSI回路のテストとテスト容易化設計についての研究成果を得た.(a)では,組合せ回路部で発生したSEパルスをマスクする方法や耐ソフトエラーラッチまたはフリップフロップの設計などを,(b)では,SE対策FFの遅延故障テスト容易化スキャン構造の提案などの成果を得た.
すべて 2010 2009 2008 2007
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (11件) 産業財産権 (1件)
IEICE Trans.Inf.&Syst. Vol.E92-D, No.8
ページ: 1534-1541
J.Electronic Test.:Theory & Appl. Vol.24, No.1-3
ページ: 11-19