研究課題
基盤研究(C)
LSIの製造時ばらつき,動作時動的変動の下で,機能的に正しく動作し続ける全く新しいデータパス回路方式として,(1)変数のレジスタへの割当で決まる構造的遅延変動耐性,(2)演算回路部の最小遅延補正と遅延変動耐性を組み合わせた効率化,(3)レジスタの制御タイミング順序によって動作タイミングを補償する順序クロッキングなどを提案すると共に,それらの最適設計問題について計算量的性質,具体的解法などを明らかにしている.
すべて 2009 2008 2007
すべて 雑誌論文 (8件) (うち査読あり 8件) 学会発表 (14件)
IEICE Transactions on Fundamentals Vol. E92-A, No. 4
ページ: 1096-1105
Proceedings of ACM Great Lakes Symposium on VLSI
ページ: 27-32
Proceedings of IEEE International Symposium on Circuits and Systems
ページ: 1521-1524
The 15th Workshop on Synthesis And System Integration of Mixed Information technology
ページ: 131-136
Proceedings of IEEE International Conference on Computer Design
ページ: 120-127
Proceedings of IEEE Midwest Symposium on Circuits and Systems
ページ: 97-100
ページ: 2018-2021
IEICE Transactions on Fundamentals Vol. E91-A, No. 4
ページ: 1044-1053
