エラー訂正を考慮した効率の良い量子回路設計手法に関する研究

2009 年度 自己評価報告書

• 研究課題/領域番号: 19700010
• 研究種目: 若手研究(B)
• 配分区分: 補助金
• 研究分野: 情報学基礎
• 研究機関: 立命館大学
• 研究代表者: 山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
• 研究期間 (年度): 2007 – 2010
• キーワード: 量子計算 / 量子回路設計 / 設計検証 / エラー訂正 / LNN

研究概要

将来の量子計算の実現に向けて、量子回路設計は今から研究すべき大変重要な研究テーマであると考えられる。量子回路の中でも、量子オラクルと呼ばれる関数を計算する部分回路が設計の観点から重要であるため、エラーを考慮して効率的に量子オラクルに相当する回路を設計する手法の確立を目指す。

研究成果

• [雑誌論文] Synthesis of quantum circuits for d-level systems by using Cosine-Sine decompositio (2009)
  • 著者名/発表者名: Y. Makajima、Y. Kawano、H. Sekigaw、M. Nakanishi、S. Yamashita、Y. Nakashima
  • 雑誌名: Quantum Information and Computation Vol.9,No.5&6 ページ: 423-443
  • 査読あり
• [雑誌論文] Multi-Party Quantum Communication Complexity with Routed Messages (2009)
  • 著者名/発表者名: S. Tani、M. Nakanishi、S. Yamashita
  • 雑誌名: IEICE transactions on Information and Systems Vol.E92-D,No.2 ページ: 191-199
  • 査読あり
• [雑誌論文] DDMF: An Efficient Decision Diagram Structure for Design Verification of Quantum Circuits under a Practical Restriction (2008)
  • 著者名/発表者名: S. Yamashita、S. Minato、D.M. Miller
  • 雑誌名: IEICE Trans. Fundamentals Vol.E91-A ページ: 3793-3802
  • 査読あり
• [学会発表] Adaptive Equivalence-checking for Quantum Circuits (2009)
  • 著者名/発表者名: S. Yamashita
  • 学会等名: Reed-Muller Workshop 2009
  • 発表場所: てんぶす那覇
  • 年月日: 2009-05-24
• [学会発表] An Efficient Verification of Quantum Circuits under a Practical Restriction (2008)
  • 著者名/発表者名: S. Yamashita
  • 学会等名: IEEE 8th International Conference on Computer and Information Technology
  • 発表場所: University of Technology(オーストラリア)
  • 年月日: 2008-07-08