• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2012 年度 研究成果報告書

極限高純度めっきプロセスによるCu配線ナノ構造制御と次世代ナノLSIへの展開

研究課題

  • PDF
研究課題/領域番号 20226014
研究種目

基盤研究(S)

配分区分補助金
研究分野 構造・機能材料
研究機関茨城大学

研究代表者

大貫 仁  茨城大学, 工学部, 教授 (70315612)

研究分担者 三村 耕司  東北大学, 多元物質科学研究所, 准教授 (00091752)
石川 信博  独立行政法人物質・材料研究機構, 主任研究員 (00370312)
近藤 和夫  大阪府立大学, 工学研究科, 教授 (50250478)
稲見 隆  茨城大学, 工学部, 講師 (20091853)
長南 安紀  秋田県立大学, システム科学技術学部, 助教 (30363740)
伊藤 真二  独立行政法人物質・材料研究機構, 主任研究員 (50370317)
打越 雅仁  東北大学, 多元物質科学研究所, 助教 (60447191)
太田 弘道  茨城大学, 工学部, 教授 (70168946)
永野 隆敏  茨城大学, 工学部, 講師 (70343621)
木村 隆  独立行政法人物質・材料研究機構, 主任研究員 (70370319)
篠嶋 妥  茨城大学, 工学部, 教授 (80187137)
青山 隆  秋田県立大学, システム科学技術学部, 教授 (80363737)
田代 優  茨城大学, 工学部, 講師 (90272111)
研究期間 (年度) 2008 – 2012
キーワード電子 / 情報材料
研究概要

次世代超低消費電力・超高速LSIの実現には、Cu配線の低抵抗率化が不可欠である。Cu配線は微細化ともに結晶粒が不均一・微細化するため、粒界電子散乱が顕在化し、抵抗率が著しく増大する問題があるが、これまで解決策は示されていない。研究者らは、めっき材料を高純度化するとともに、添加剤量を低減することにより、ナノ粒界を制御できて、粒径の均一・粗大化を促進できて、配線抵抗率を最先端デバイスに使用されている現状配線よりも30%以上低減できることを明らかにした。

  • 研究成果

    (15件)

すべて 2013 2012 2011 2010 その他

すべて 雑誌論文 (10件) (うち査読あり 10件) 学会発表 (2件) 備考 (2件) 産業財産権 (1件)

  • [雑誌論文] Structural response of nano-scale damascene copper lines to annealing2013

    • 著者名/発表者名
      T.Konkova,Y.Ke,S.Mironov,and J.Onuki
    • 雑誌名

      Electrochemistry

      巻: (掲載確定)

    • 査読あり
  • [雑誌論文] Electron backscatter diffraction analysis of electrodeposited nano-scale copper wires2013

    • 著者名/発表者名
      T.Nagano,Y.Sasajima,K.Tamahashi, and J.Onuki
    • 雑誌名

      Thin Solid Films

      巻: (掲載確定)

    • 査読あり
  • [雑誌論文] Cs-corrected STEM Observation and Atomic Modeling of Grain Boundary Impurities of Very Narrow Cu interconnect2013

    • 著者名/発表者名
      Y.Ke,T.Konkova,S.Mironov,K.Tamahashi,and J.Onuki
    • 雑誌名

      ECS Electrochemistry Letters

      巻: (掲載確定)

    • 査読あり
  • [雑誌論文] EBSD analysis of microstructures along the depth direction in very narrow Cu wires2013

    • 著者名/発表者名
      Y.Ke, T.Namekawa, K.Tamahaashi, and J.Onuki
    • 雑誌名

      Electrochemistry

      巻: 81巻 ページ: 246-250

    • 査読あり
  • [雑誌論文] Influence of Additive-Free process on the Microstructure of Very Narrow Cu Wires in the Lower Region of a Trench2013

    • 著者名/発表者名
      Y.Ke,T.Namekawa,K.Tamahashi and J.Onuki
    • 雑誌名

      Influence of Additive-Free process on the Microstructure of Very Narrow Cu Wires in the Lower Region of a Trench

      巻: 54巻 ページ: 255-259

    • 査読あり
  • [雑誌論文] Effect of annealing temperature on a structure of electrodeposited nano-scale copper wires2012

    • 著者名/発表者名
      Y.Ke,T.Konkova,M.Sergey, J.Onuki
    • 雑誌名

      Letters on Materials

      巻: 2巻 ページ: 198-201

    • 査読あり
  • [雑誌論文] Void Generation Mechanism in Cu Filling Process by Electroplating for Ultra-Fine Trenches2012

    • 著者名/発表者名
      Y.Sasajima, T.Satoh,K. Tamahashi and J.Onuki
    • 雑誌名

      Mater. Trans

      巻: 53巻 ページ: 1507-1514

    • 査読あり
  • [雑誌論文] Effect of Additive-Free Plating and High Heating Rate Annealing on the Formation of Low Resistivity Fine Cu Wires2011

    • 著者名/発表者名
      J.Onuki, K.Tamahashi, T.Namekawa, Y.Sasajima
    • 雑誌名

      Materials Trans.

      巻: 52巻 ページ: 1818-1823

    • 査読あり
  • [雑誌論文] Effect of the Purity of Plating Materials on the Reduction of Resistivity of Cu Wires for Future LSIs2010

    • 著者名/発表者名
      J.Onuki, S.Tashiro, K. P. Khoo, N. Ishikawa, Y.Chonan, T.Kimura, H. Akahoshi
    • 雑誌名

      J.Electrochem.Soc.

      巻: 157巻 ページ: H857-H862

    • 査読あり
  • [雑誌論文] Reduction in resistivity of 50nm wide Cu wire by high heating rate and short time annealing utilizing misorientation energy2010

    • 著者名/発表者名
      J.Onuki, K.P.Khoo, Y.Sasajima, Y.Chonan, T.Kimura
    • 雑誌名

      J.Appl.Phys.

      巻: 108巻 ページ: 044302 1-044302 7

    • 査読あり
  • [学会発表] 第52回谷川・ハリス賞受賞記念講演 環境対応高温半導体用独創的配線・実装材料の開発に関する研究2013

    • 著者名/発表者名
      大貫 仁
    • 学会等名
      日本金属学会
    • 発表場所
      東京理科大学
    • 年月日
      2013-03-27
  • [学会発表] LSI用微細Cu配線材料のナノ粒界評価技術2012

    • 著者名/発表者名
      大貫 仁
    • 学会等名
      日本金属学会
    • 発表場所
      愛媛大学
    • 年月日
      2012-09-18
  • [備考] 新聞発表2件(日刊工業新聞)

  • [備考] 解説記事2件

  • [産業財産権] 半導体集積回路装置及びその製造方法並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法2013

    • 発明者名
      大貫, 篠嶋, 永野, 玉橋, 千葉
    • 権利者名
      茨城大学
    • 産業財産権番号
      特願2013-101708
    • 出願年月日
      2013-05-13

URL: 

公開日: 2014-08-29   更新日: 2015-05-13  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi