研究課題
基盤研究(B)
本研究の目的は、10nm以下のサイズで室温動作するシリコン単電子デバイス・量子デバイスとCMOSデバイスを3次元構造に集積化したナノ集積回路システムを可能にすることである。特に10nmサイズで256Gbitの大容量、100MByte/secの超高速な単電子メモリを可能にし、10年後の日本の半導体産業を牽引する基盤技術の構築を目的とする。
すべて 2011 2010 2009 2008 その他
すべて 雑誌論文 (2件) (うち査読あり 1件) 学会発表 (8件) 備考 (1件) 産業財産権 (1件)
Japanese Journal of Applied Physics (JJAP) 49
ページ: 121501-121509
情報処理 vol.49, no.9
ページ: 1090-1098
http://www.lsi.t.u-tokyo.ac.jp/index.html