電子ビーム直描による耐タンパ性を備えた個人認証用ビアプログラマブルデバイスの研究

2010 年度 研究成果報告書

• 研究課題/領域番号: 20560340
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 立命館大学
• 研究代表者: 藤野 毅 立命館大学, 理工学部, 教授 (60367993)
• 研究期間 (年度): 2008 – 2010
• キーワード: 半導体超微細化 / 先端機能デバイス / 電子ビーム描画 / プログラマブルロジック / サイドチャネルアタック

研究概要

本研究では,電子ビーム直描を用いて多品種少量生産システムLSIを低コストで設計・製造できる手法に関する研究を行った.具体的には,2～3層のビア工程を変更するだけで,任意のロジックを構成することが可能な,ビアプログラマブルASICアーキテクチャVPEXを考案し,標準的なASICとの性能・コストの比較を行った.この結果,性能指標である面積・遅延積(AD積)は,ASICの約2倍であり,数万個以下の生涯生産個数のLSIではASICより低コストであることが明らかになった.

研究成果

• [雑誌論文] ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価 (2011)
  • 著者名/発表者名: 北森達也、堀遼平、上岡泰輔、吉川雅弥、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2010-147 ページ: 183-188
• [雑誌論文] ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価 (2011)
  • 著者名/発表者名: 上岡泰輔、北森達也、堀遼平、吉川雅弥、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2010-146 ページ: 177-182
• [雑誌論文] Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価 (2011)
  • 著者名/発表者名: 岩井克彦、小島憲司、汐崎充、浅川俊介、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2010-126 ページ: 57-62
• [雑誌論文] ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価 (2010)
  • 著者名/発表者名: 堀遼平、北森達也、上岡泰輔、吉川雅弥、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 ICD2010-91 ページ: 49-62
• [雑誌論文] ビアプログラマブルデバイスVPEXの配線遅延評価 (2010)
  • 著者名/発表者名: 西本智広、北森達也、國生雄一、山田翔太、藤野毅、吉川雅弥
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2009-109 ページ: 61-66
• [雑誌論文] ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討 (2010)
  • 著者名/発表者名: 堀遼平、國生雄一、西本智広、山田翔太、吉田直之、藤野毅、吉川雅弥
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2009-108 ページ: 55-60
• [雑誌論文] ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討 (2010)
  • 著者名/発表者名: 山田翔太、國生雄一、西本智広、吉田直之、堀遼平、松本直樹、北森達也、藤野毅、吉川雅弥
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2009-107 ページ: 45-54
• [雑誌論文] ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討 (2009)
  • 著者名/発表者名: 川原崎正英、西本智広、國生雄一、北村一真、山田翔太、吉川雅弥、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 VLD2008-139 ページ: 77-82
• [雑誌論文] ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価 (2008)
  • 著者名/発表者名: 國生雄一、川原崎正英、石橋宏太、西本智広、北村一真、吉川雅弥、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 ICD2008-123 ページ: 107-112
• [雑誌論文] ビアプログラマブルデバイスVPEXのロジックエレメント改良による面積削減と高性能化 (2008)
  • 著者名/発表者名: 西本智広、川原崎正英、長谷川英司、寺川知宏、藤野毅
  • 雑誌名: 電子情報通信学会技術研究報告書 ICD2008-122 ページ: 101-106
• [雑誌論文] Regular Fabric of Via Programmable Logic Device using EXclusive-or Array (VPEX) for EB Direct Writing (2008)
  • 著者名/発表者名: A.Nakamura, M.Kawaharazaki, M.Yoshikawa, T.Fujino
  • 雑誌名: IEICE TRANS.ELECTRON Vol.E91-CNo.4 ページ: 509-516
  • 査読あり
• [学会発表] ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価 (2011)
  • 著者名/発表者名: 上岡泰輔、北森達也、堀遼平、吉川雅弥、藤野毅
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 2011-03-03
• [学会発表] ビアプログラマブルデバイスVPEX における配線リソースと配線遅延の評価 (2011)
  • 著者名/発表者名: 北森達也、堀遼平、上岡泰輔、吉川雅弥、藤野毅
  • 学会等名: 電子情報通信学会VLSI 設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 2011-03-03
• [学会発表] ビアプログラマブルストラクチャードASIC・VPEXの新アーキテクチャ提案と性能評価 (2010)
  • 著者名/発表者名: 堀遼平、北森達也、上岡泰輔、吉川雅弥、藤野毅
  • 学会等名: 電子情報通信学会集積回路研究会
  • 発表場所: 九州大学 福岡市(福岡県)
  • 年月日: 2010-11-29
• [学会発表] Placement Tool Dedicated for a Via-programmable Logic Device VPEX (2010)
  • 著者名/発表者名: 吉川雅弥、國生雄一、藤野毅
  • 学会等名: Proc.of 23rd International Conference on Computer Applications in Industry and Engineering
  • 発表場所: ラスベガス アメリカ
  • 年月日: 2010-11-08
• [学会発表] LSI Implementation Method of DES Cryptographic Circuit utilizing Domino-RSL Gate Resistant to DPA Attack (2010)
  • 著者名/発表者名: Kenji Kojima、Kazuki Okuyama、Katsuhiro Iwai、Mitsuru Shiozaki、Masaya Yoshikawa、Takeshi Fujino
  • 学会等名: The 16th Workshop on Synthesis And System Integration of Mixed Information technologies
  • 発表場所: 台北市(台湾)
  • 年月日: 2010-10-18
• [学会発表] ビアプログラマブルデバイスVPEXのロジックアレイブロックと配線アーキテクチャの検討 (2010)
  • 著者名/発表者名: 山田翔太、國生雄一、西本智広、吉田直之、堀遼平、松本直樹、北森達也、藤野毅、吉川雅弥
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 2010-03-03
• [学会発表] ビアプログラマブルデバイスVPEXの配線遅延評価 (2010)
  • 著者名/発表者名: 西本智広、北森達也、國生雄一、山田翔太、藤野毅、吉川雅弥
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 2010-03-03
• [学会発表] ビアプログラマブルデバイスに最適な基本論理ゲートアーキテクチャの検討 (2010)
  • 著者名/発表者名: 堀遼平、國生雄一、西本智広、山田翔太、吉田直之、藤野毅、吉川雅弥
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 2010-03-03
• [学会発表] Via-programmable Logic Array VPEX2 with Configurable DFF using 2 Logic Elements (2009)
  • 著者名/発表者名: Takeshi Fujino、Tomohiro Nishimoto、Yuichi Kokusyo、Masaya Yoshikawa、Guy Lemieux
  • 学会等名: The 12th International Symposium on Integrated Circuits, B1.2
  • 発表場所: シンガポール(シンガポール)
  • 年月日: 20091214-20091216
• [学会発表] ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討 (2009)
  • 著者名/発表者名: 川原崎正英、西本智広、國生雄一、北村一真、山田翔太、吉川雅弥、藤野毅
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 沖縄県男女共同参画センター「てぃるる」那覇市(沖縄県)
  • 年月日: 20090300
• [学会発表] Interconnect Utilization of the VPEX Via-Programmable Structured ASIC (2009)
  • 著者名/発表者名: Kazuma Kitamura、Syouta Yamada、Masahide Kawarasaki、Yuuichi Kokusyou、Usman Ahmed、Guy Lemieux、Masaya Yoshikawa、Takeshi Fujino
  • 学会等名: The 15th Workshop on Synthesis And System Integration of Mixed Information technologies
  • 発表場所: 沖縄パシフィックホテル 那覇市(沖縄県)
  • 年月日: 2009-03-09
• [学会発表] ビアプログラマブルデバイスVPEXのロジックエレメント改良による面積削減と高性能化 (2008)
  • 著者名/発表者名: 西本智広、川原崎正英、長谷川英司、寺川知宏、藤野毅
  • 学会等名: 電子情報通信学会集積回路研究会
  • 発表場所: 東京工業大学(東京都)
  • 年月日: 2008-12-11
• [学会発表] ビアプログラマブルロジックデバイスVPEXにおける自動配置ツールの開発と性能評価 (2008)
  • 著者名/発表者名: 國生雄一、川原崎正英、石橋宏太、西本智広、北村一真、吉川雅弥、藤野毅
  • 学会等名: 電子情報通信学会集積回路研究会
  • 発表場所: 東京工業大学(東京都)
  • 年月日: 2008-12-11
• [備考] ホームページ等
  • URL: http://www.ritsumei.ac.jp/se/re/fujinolab/
• [産業財産権] 半導体装置およびその製造方法 (2009)
  • 発明者名: 藤野毅
  • 権利者名: 立命館大学
  • 産業財産権番号: 特許,特願2009-134429
  • 出願年月日: 2009-06-03