研究課題
基盤研究(C)
本研究では，近似計算を利用することを前提に，論理合成やレイアウト設計に焦点を当て，回路性能の改善や設計時間の短縮のために，論理回路に対して，2 つのネット（ネット対）の併合を適用する集積回路の設計支援システムの開発を行った．開発した手法では，ネット対を併合することで，複数のゲートと複数のネットが削除されることになり，回路規模を削減することができる．開発した手法は，一般的な設計手法と比べて，セル数，チップ面積，消費電力，動作速度などの回路性能が改善した．
集積回路設計自動化
開発した手法により，回路性能の改善や設計時間の短縮を実現する集積回路の自動設計技術の向上に貢献した．なお，開発した設計支援システムは，アプリケーションを限定していないため，必ずしも高信頼・高精度での計算が要求されるわけではなく，誤差が含まれることを許容する画像処理や機械学習などのアプリケーションに対して，回路性能の改善や設計時間の短縮を実現できることが期待される．
