|
定格値の半分以下の電源電圧で集積回路を稼働させるニアスレッショルドコンピューティング(NTC)と、多少の計算誤りを許容する近似コンピューティング(AC)を融合させた高効率コンピューティング基盤について、以下の3テーマに取り組んだ。（テーマ1）極低電圧領域において生じる演算器の動作故障をモデル化し、演算器が実現する演算精度をフィールドテストする技術。（テーマ2）要求される演算精度を満たしつつ、演算器を稼働させ続ける性能保証技術。（テーマ3）実チップ測定を通した前述の2テーマの検証。
以下の3つの成果を得た。
A. 電源電圧・バックゲート電圧の動的な最適化システムの低コスト化と低遅延化を実現した。65-nmプロセスにおいて、電圧最適化に必要な遅延が1 msから13 usに短縮できた。研究が完結したため最終年度に進展はない。
B. ゼロ要素を多く処理する応用を前提に、ゼロを記憶したビットセルのみに自律的にパワーゲーティングを施すオンチップメモリを提案した。55-nmプロセスでの実験の結果、提案手法により最大33%のリーク電力を削減できた。最終年度で試作チップを作成し、従来型メモリとの性能評価を行っている。今後も継続的に研究する予定である。
C. エッジ向け脳型コンピューティング手法であるHyperDimensional Computingシステムに対し予め適切な学習を施すことで、オンチップメモリの低電圧動作時の動作故障に起因する計算誤りを吸収できることを示した。最終年度では、ランタイムにメモリをテスト/データ修正できるテスト機構を追加し、論文誌に1件採択された。従来比で推論精度をほぼ落とさず消費エネルギーを約40%削減できた。
全成果を通して、3件の国際論文誌掲載、4件の国際会議発表、2件の国内会議発表、3件の受賞があった。研究コンセプトのNTCとACの融合に成功し、研究の意義は大きい。
|
