| 研究概要 |
動的に内部ハードウェア回路を再構成可能な、動的再構成可能プロセッサ(DynamicReconfigurable Processor, DRP)を用いて、デバイス内部に複数の構成情報を保持し、それらを高速に切り換えることで、複数の処理要素それぞれにこれらの構成情報を対応させることにより、面積コストと電力コストの双方が削減できるコントローラの基本設計を行った。その結果、従来のFPGAを用いたコントローラに較べて同じ演算回路を少ないチップリソース消費で実装出来ること、回路の動的切り替えにより効率的に演算処理を行えることを確認した。また、UPSの自律分散制御システムのコントローラへの適用を検討し、FPGAによるハードウェアコントローラを用いた実験システムを用いてシステム構成した場合との比較検討を行った。DRPとFPGAと組み合わせることで、柔軟にシステムに対応できるコントロールシステムが実現でき、同時にチップで消費するリソース量の削減により、コントローラの省電力化が期待できる。
|
