歪制御による同一半導体を用いたヘテロ素子構造の研究

2011 年度 研究成果報告書

• 研究課題/領域番号: 21560371
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 神奈川大学
• 研究代表者: 水野 智久 神奈川大学, 理学部, 教授 (60386810)
• 研究分担者: 鮫島 俊之 東京農工大学, 共生科学技術研究院, 教授 (30271597)
• 研究期間 (年度): 2009 – 2011
• キーワード: 電子デバイス / 集積回路

研究概要

将来の高速CMOS素子を目指したソースへテロ構造(ソース/チャネル間のエネルギー差を利用してキャリア速度の増大を実現)として,同一半導体上に緩和/歪み層による急峻なへテロ構造を簡易な方法で初めて実現した. n及びpチャネル用のソースへテロ構造は,それぞれ歪みSOI及びSGOI基板上にそれぞれ部分的にO+またはH+イオン注入を行い,その反跳エネルギーによって,注入部分の歪み層の埋め込み酸化膜界面滑りに伴い,歪みを緩和させることにより作製できた.

研究成果

• [雑誌論文] Postannealing Effects on Strain/Crystal Quality of Lateral Source Relaxed/Strained Layer Heterostructures Fabricated by O+Ion Implantation (2012)
  • 著者名/発表者名: T. Mizuno, J. Takehi, and S. Tanabe
  • 雑誌名: Jpn. J. Appl. Phys 巻: 51 ページ: 1-4
  • 査読あり
• [雑誌論文] Experimental Study of Single Source-Heterojunction MOS Transistors(SHOTs) for Quasi-Ballistic Regime : Optimization of Source-Hetero Structures and Electron Velocity Characteristics at Low Temperature (2011)
  • 著者名/発表者名: T. Mizuno, Y. Moriyama, T. Tezuka, N. Sugiyama, and S. Takagi
  • 雑誌名: Jpn. J. Appl. Phys 巻: 50 ページ: 010107
  • 査読あり
• [雑誌論文] Abrupt Lateral-Source Heterostructures with Lateral-Relaxed/Strained Layers for Ballistic CMOS Transistors Fabricated by Local O+Ion Induced Relaxation Technique of Strained Substrates (2011)
  • 著者名/発表者名: T. Mizuno, M. Hasegawa, K. Ikeda, M. Nojiri, and T. Horikawa
  • 雑誌名: Jpn. J. Appl. Phys 巻: 50 ページ: 2-4
  • 査読あり
• [雑誌論文] Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors (2011)
  • 著者名/発表者名: T. Mizuno, M. Hasegawa, and T. Sameshima
  • 雑誌名: Key Engineering Materials 巻: 470 ページ: 72-78
  • 査読あり
• [雑誌論文] Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS : Physical Relaxation Mechanism for Strained Layers by O+Ion Implantation (2011)
  • 著者名/発表者名: T. Mizuno, J. Takehi, and S. Tanabe
  • 雑誌名: Extended Abst. of SSDM ページ: 839
  • 査読あり
• [雑誌論文] New Source Heterojunction Structures with Relaxed-/Strained-Semiconductors for Quasi-Ballistic Complementary-Metal-Oxide-Semiconductor(CMOS) Transistors : Relaxation Technique of Strained-Substrates and Design of Sub-10nm Devices (2010)
  • 著者名/発表者名: Yamauchi, M. Hasegawa, T. Sameshima, and T. Tezuka
  • 雑誌名: Jpn. J. Appl. Phys 巻: 49 ページ: 4-13
  • 査読あり
• [雑誌論文] Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors (2010)
  • 著者名/発表者名: T. Mizuno, M. Hasegawa, and T. Sameshima
  • 雑誌名: ISTESNE ページ: 66
  • 査読あり
• [雑誌論文] Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates (2010)
  • 著者名/発表者名: T. Mizuno, M. Hasegawa, K. Ikeda, M. Nojiri, and T. Horikawa
  • 雑誌名: Extended Abst. of SSDM ページ: 45
  • 査読あり
• [雑誌論文] Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors using Ion Implantation Induced Relaxation Technique of Strained-Substrates (2009)
  • 著者名/発表者名: T. Mizuno, N. Mizoguchi, K. Tanimoto, T. Yamauchi, T. Tezuka, and T. Sameshima
  • 雑誌名: Extended Abst. of SSDM ページ: 769
  • 査読あり
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討(VI):H+イオン注入による良好な結晶性の実現 (2012)
  • 著者名/発表者名: 武樋樹里亜, 赤松大夢, 阿部勇貴, 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 早稲田大学
  • 年月日: 2012-03-17
• [学会発表] Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS : Physical Relaxation Mechanism for Strained Layers by O+Ion Implantation (2011)
  • 著者名/発表者名: T. Mizuno
  • 学会等名: International Conference on Solid State Devices and Materials
  • 発表場所: 名古屋
  • 年月日: 2011-09-28
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討(V):緩和/歪みSiヘテロ構造の結晶性 (2011)
  • 著者名/発表者名: 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 山形大学
  • 年月日: 2011-09-02
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討(IV):歪みSi層の緩和メカニズム (2011)
  • 著者名/発表者名: 武樋樹里亜, 田邊奨, 有馬広記, 星野靖, 中田穣治, 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 神奈川工科大学
  • 年月日: 2011-03-26
• [学会発表] Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates (2010)
  • 著者名/発表者名: T. Mizuno
  • 学会等名: International Conference on Solid State Devices and Materials
  • 発表場所: 東京大学
  • 年月日: 2010-09-22
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討(III):急峻な横方向歪み分布の実現 (2010)
  • 著者名/発表者名: 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 長崎大学
  • 年月日: 2010-09-16
• [学会発表] Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors (2010)
  • 著者名/発表者名: T. Mizuno
  • 学会等名: International Symposium on Technology Evolution for Silicon Nano-Electronics
  • 発表場所: 東京工業大学
  • 年月日: 2010-06-04
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討:(II):CMOS用緩和/歪半導体構造 (2010)
  • 著者名/発表者名: 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 東海大学
  • 年月日: 2010-03-17
• [学会発表] Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors using Ion Implantation Induced Relaxation Technique of Strained-Substrates (2009)
  • 著者名/発表者名: T. Mizuno
  • 学会等名: International Conference on Solid State Devices and Materials
  • 発表場所: 仙台
  • 年月日: 2009-10-08
• [学会発表] 単一半導体を用いた新ソースへテロ構造の検討:(I)緩和Si/歪Siへテロ構造 (2009)
  • 著者名/発表者名: 水野智久
  • 学会等名: 応用物理学会
  • 発表場所: 富山大学
  • 年月日: 2009-09-10
• [備考]
  • URL: http://www.info.kanagawa-u.ac.jp/～mizuno/index.html