| 研究概要 |
半導体プロセスの微細化に伴うLSIの開発費・開発期間が増大を背景に,チップ製造後に演算器の機能,演算器間の接続をプログラムできるFPGAが注目を浴びている.しかしながら,高いプログラマビリティのために面積・消費電力が膨大となる問題がある.本研究では,演算状況に応じてルックアップテーブル(LUT)毎に,電源電圧・しきい値などを自律的リアルタイムで最適化するアーキテクチャを開拓する.また,各LUTの使用状況を自律的に把握し,未使用時にLUT毎にパワーゲーティングを行うアーキテクチャを開拓することを目的としている.
本年度は,非同期方式によって得られる回路モジュールの使用状況の情報を活用し,データパスのクリティカルパスを自律的に検出できる回路アーキテクチャを開発した.非同期回路では各ロジックブロックへの各入力データの到着タイミングの検出が可能である.その到着タイミングの情報を隣接ロジックブロック間で転送することにより,クリティカルパスを検出できる.クリティカルパス以外のデータパスの電圧をリアルタイムで段階的にクリティカルパスにならない程度まで減少することにより,全体の消費電力を下げることができる.
提案の基本回路を65nm CMOS回路で試作し,その動作確認を行った.
また,不揮発メモリである強誘電体メモリを用いて,演算・記憶回路を一体化する回路を考案し,それに基づく,リコンフィギャラブルアーキテクチャを考案した.
|
