研究課題
基盤研究(C)
本研究は半導体素子の形成工程を経ることなく、積層構造を有する半導体基板の電気物性・界面品質を、高精度に評価する手法を開発することを目的として研究を開始した。積層基板向けの評価手法であるPseudo-MOS法を用いて電気物性値を抽出するにあたり、必須となる測定構成・基板条件を明らかにした。またそれらの条件下で容量値の周波数依存性を測定した際に、薄膜界面近傍に形成されるチャネル上を交流信号が伝搬する際に観測される特定周波数における容量値の極大化をはじめて確認した。
半導体
近年、活発に研究されている積層半導体基板に関して、半導体素子構造を形成することなく電気物性値を高精度に抽出する検査手法を開発することは各種材料やその積層構造開発の加速に資するものである。特に本研究を通して検査手法の高精度化に向けた測定構成・条件を明確化し、またその条件下で交流信号のチャネル上伝搬を観測できたことは界面品質に関連する検査手法の高精度化に向けた見込みを得たという点において社会的意義が大きい。