|
長い語長を持つ剰余演算アルゴリズムの提案および剰余演算システムの設計評価を実施した。ＳＤ数表現の符号化を検討し、遅延時間の最適な剰余加算回路構成を考察した。そして、長い語長の剰余乗算について、新しい符号化を使用した直列型剰余乗算回路を構築した。最小ＳＤ数表現を用いることにより、ハードウェア規模と動作周波数との両方においても性能が大幅に改善された。これらの演算回路を用いた長い語長の剰余べき乗演算のＲＳＡ暗号化処理回路を設計した。計算回数を有効に減らすアルゴリズムを開発するため、ＳＤ数表現を最小ＳＤ数表現へ変換する回路の改良方法も行った。設計評価により提案の演算システムの高速性が確認できた。
|
