| 研究課題/領域番号 |
23500063
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 首都大学東京 |
|---|
研究代表者 |
岩崎 一彦 首都大学東京, 学術情報基盤センター, 教授 (40232649)
|
|---|
| 研究分担者 |
新井 雅之 首都大学東京, システムデザイン学部, 助教 (10336521)
新井 雅之 日本大学, 生産工学部, 助教 (10336521)
|
|---|
| 研究期間 (年度) |
2011 – 2013
|
| キーワード | 集積回路 / 市場不良率 / VLSIテスト / レイアウト情報 / 故障カバレージ / TMR |
|---|
| 研究概要 |
従来見逃されていた配線系の故障を検出するVLSIのテスト手法を検討した．VLSIチップのセル間配線，コンタクトおよびビアに生じる故障を対象として，クリティカルエリア情報に基づく重み付き欠陥カバレージ（WFC: Weighted Fault Coverage）を提案した．この尺度を用いて，目標とする信頼性を維持しつつテストパターンを圧縮する技術を開発した．
3重冗長化手法は，従来，システムの信頼性向上のために用いられてきた．本研究では，パイプライン構成プロセッサの歩留り向上と市場不良率改善へ適用した．
|
