ＩＰを用いたタイルベースＮｏＣのシステムの構成と設計技術に関する研究

2013 年度 研究成果報告書

• 研究課題/領域番号: 23500069
• 研究種目: 基盤研究(C)
• 配分区分: 基金
• 応募区分: 一般
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 早稲田大学
• 研究代表者: 渡邊 孝博 早稲田大学, 理工学術院, 教授 (70230969)
• 研究期間 (年度): 2011 – 2013
• キーワード: NoC / ＳｏＣ / ＩＰ / アーキテクチャ / 低電力 / ルーティング / ＰＣＢ / 自動配線アルゴリズム

研究概要

大規模LSIシステムの実現方式であるNoC(Network on Chip)としてタイルベースアーキテクチャを採用し、設計効率向上のために、各タイルのコア部をIP再利用設計することを提案した。プロセッサコアの設計には、命令レベルでカスタマイズ可能なプロセッサIP作成手法と設計環境を構築した。2次元および3次元NoCについて、特定用途向きのアーキテクチャと、高スループットで低レイテンシおよび低消費電力のルーティングを研究し、高性能NoC構成の手法を明らかにした。さらに、NoCやSoC(System on Chip)を搭載したボードレベルの課題である配線遅延問題を解決のための配線手法を提案した。

研究成果

• [雑誌論文] LVSの出力情報を活用した VLSI 電源配線幅の高速検証システム (2013)
  • 著者名/発表者名: 亀井智紀, 渡邊孝博, 川北真裕
  • 雑誌名: 電子情報通信学会論文誌D 巻: Vol.J96-D, No.5 ページ: 1330-1337
  • 査読あり
• [雑誌論文] An Efficient Algorithm for 3D NoC Architecture Optimization (2013)
  • 著者名/発表者名: Xin Jiang, Ran Zhang and Takahiro Watanabe
  • 雑誌名: IPSJ Trans. System LSI Design Methodology (情報処理学会) 巻: 6 ページ: 34-41
  • 査読あり
• [雑誌論文] Region-oriented Placement Algorithm for Coarse-grained Power-gating FPGA Architecture (2012)
  • 著者名/発表者名: C.Li, Y.Dong and T.Watanabe
  • 雑誌名: IEICE Trans Information and Systems 巻: E95-D, 2 ページ: 314-323
  • 査読あり
• [雑誌論文] A New Recovery Mechanism in Superscalar Microprocessors by Recovering Critical Misprediction (2011)
  • 著者名/発表者名: Jiongyao Ye, Yu Wan and Takahiro Watanabe
  • 雑誌名: IEICE Trans. Fundamentals of Electoronics, Communications and Computer Sciences 巻: E94-A, 12 ページ: 2639-2648
  • 査読あり
• [雑誌論文] A Hybrid Layer- Multiplexing and Pipeline Architecture for Efficient FPGA-based Multilayer Neural Network (2011)
  • 著者名/発表者名: Y.P.Dong, C.Li, Z.Lin and Takahiro Watanabe
  • 雑誌名: IEICE NOLTA 巻: E94-N, 10 ページ: 522-532
  • 査読あり
• [雑誌論文] An Adaptive Various-width Data Cache for Low Power Design (2011)
  • 著者名/発表者名: Jiongyao Ye, Yu Wan, Takahiro Watanabe
  • 雑誌名: IEICE 巻: E94-D ページ: 1539-1546
  • 査読あり
• [雑誌論文] Analysis Before Starting an Access : A New Power-Efficient Instruction Fetch Mechanism (2011)
  • 著者名/発表者名: Jiongyao Ye, Yingtao Hu, Takahiro Watanabe
  • 雑誌名: IEICE 巻: E94-D 7 ページ: 1398-1408
  • 査読あり
• [雑誌論文] A Sophisticated Routing Algorithm in 3D NoC with Fixed TSVs for Low Energy and Latency
  • 著者名/発表者名: Xin Jiang, Lian Zeng, Takahiro Watanabe
  • 雑誌名: IPSJ Trans.SLDM 巻: vol.13 (to appear)
  • 査読あり
• [雑誌論文] Region Oriented Routing FPGA Architecture for Dynamic Power Gating
  • 著者名/発表者名: Ce Li , Yiping Dong and Takahiro Watanabe
  • 雑誌名: IEICE Trans.Fudamentals 巻: vol.E95-A 12 ページ: 2199-2207
  • DOI: 10.1587/transfun.E95.A
  • 査読あり
• [雑誌論文] Low Power Placement and Routing for the Coarse-Grained Power Gating FPGA Architecture
  • 著者名/発表者名: C. Li, Y.P.Dong and T.Watanabe
  • 雑誌名: IEICE Trans. Fundamentals of Electronics Communications and Computer Sciences 巻: E94-A, 12 ページ: 2519-2527
  • 査読あり
• [学会発表] Efficient Delay-matching Bus Routing by using Multi-layers (2014)
  • 著者名/発表者名: Yang Tian, Ran Zhang, Takahiro Watanabe
  • 学会等名: Int. Conf. on Electronics Packaging
  • 発表場所: Toyama
  • 年月日: 20140400
• [学会発表] Flexible L1 Cache Optimization for a Low Power Embedded System (2013)
  • 著者名/発表者名: Huatao ZHAO, Sijie YIN, Yuxin Sun, Takahiro WATANABE
  • 学会等名: 2013 Int .Conf. Mechatronic Sciences, Electric Engineering and Computer
  • 発表場所: Niiata
  • 年月日: 20131200
• [学会発表] Adaptive Router with Predictor using Congestion Degree for 3D Network-on-Chip (2013)
  • 著者名/発表者名: Lian Zeng, Xin Jiang, Takahiro Watanabe
  • 学会等名: Proc. 2013 Int. Soc Design Conf. (ISOCC)
  • 発表場所: Busan
  • 年月日: 20131100
• [学会発表] A Sorting-Based IO Connection Assignment for Flip-Chip Designs (2013)
  • 著者名/発表者名: Ran Zhang, Xue Wei, Takahiro Watanabe
  • 学会等名: the 10th Int. Conf. ASIC (ASICON 2013)
  • 発表場所: Shenzhen
  • 年月日: 20131000
• [学会発表] Pseudo Dual Path Processing to Reduce the Branch Misprediction Penalty in Embedded Processors (2013)
  • 著者名/発表者名: Huatao ZHAO, Jiongyao YE, Yuxin Sun, Takahiro WATANABE
  • 学会等名: The 10th Int. Conf. on ASIC
  • 発表場所: Shenzhen
  • 年月日: 20131000
• [学会発表] A Parallel Routing Method for Fixed Pins using Virtual Boundary (2013)
  • 著者名/発表者名: Ran Zhang, Takahiro Watanabe
  • 学会等名: Proc. IEEE 2013 TENCON-Spring
  • 発表場所: Sydney
  • 年月日: 20130400
• [学会発表] An Efficient Design Algorithm for Exploring Flexible Topologies in Custom Adaptive 3D NoCs for High Performance and Low Power (2011)
  • 著者名/発表者名: Xin Jiang, Ran Zhang and Takahiro Watanabe
  • 学会等名: Proc. 2011 IEEE 9th Int.Conf.on ASIC (ASICON 2011)
  • 発表場所: Beijin
  • 年月日: 20111100
• [学会発表] New Power-aware Placement for Region based FPGA Architecture combined with Dynamic Power Gating by PCHM (2011)
  • 著者名/発表者名: C.Li, Y.P.Dong and T. Watanabe
  • 学会等名: Proc.ISLPED'11 (Int'l Symp. Low Power Electronics Design)
  • 発表場所: Fukuoka
  • 年月日: 20110800
• [学会発表] New Power Efficient FPGA Design Combining with Region-Constrained Placement and Multiple Power Domains (2011)
  • 著者名/発表者名: C. Li, Y.P. Dong, Takahiro Watanabe
  • 学会等名: Proc.IEEE NEWCAS'11 (IEEE 9th Int. Conf. New Circuits and Systems)
  • 発表場所: Paris
  • 年月日: 20110600
• [学会発表] A High Performance Digital Neural Processor Design by Network on Chip Architecture (2011)
  • 著者名/発表者名: Y.Dong, Y.Li and Takahiro Watanabe
  • 学会等名: Proc. VLSI-DAT'11
  • 発表場所: Hsinchu
  • 年月日: 20110500
• [備考] ホームページ
  • URL: http://www.f.waseda.jp/watt/homepage/index_en.html