大規模システムＬＳＩフロアプランベース設計基盤技術の研究

2013 年度 研究成果報告書

• 研究課題/領域番号: 23560417
• 研究種目: 基盤研究(C)
• 配分区分: 基金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 早稲田大学
• 研究代表者: 吉村 猛 早稲田大学, 理工学術院, 教授 (80367177)
• 研究期間 (年度): 2011 – 2013
• キーワード: 高位レベル合成 / フロアプラン / ネットワークオンチップ / 低消費電力設計 / 最適化

研究概要

大規模システムLSIの効率的な設計環境実現を目指し、高位レベル最適化とフロアプランの両面から研究開発を行った。
まず、高位レベル設計に関して、演算器の周波数、電源電圧、閾値電圧のそれぞれについて、値を最適化することにより、要求された性能を満たす範囲で消費電力を最適化する問題に取り組み、線形計画法のグラフ的解法、フローアルゴリズムによる解法を提案した。また、重要な問題の一つであるポート割り当て問題について、グラフ理論的な解法を提案した。一方、フロアプラン問題については、FPGAのためのフロアプラン手法、および2次元と3次元の特定用途向けネットワークオンチップのための物理設計手法を提案した。

研究成果

• [雑誌論文] Floorplanning and Topology Synthesis for Application -Specific Network–on-Chips (2013)
  • 著者名/発表者名: Wei Zhong, S. Chen, B. Huang, Takeshi Yoshimura, S. GoTo
  • 雑誌名: IEICE Trans. on Fundamentals 巻: Vol.E96-A, No.6 ページ: 1174 -1184
  • DOI: 10.1587/transfun.E96.A.1174
  • 査読あり
• [雑誌論文] Resource-Aware MultiLayer Floorplanning for Partially Reconfigur -able FPGAs, IEICE TRANSACTIONS on Electronics (2013)
  • 著者名/発表者名: Nan Liu, S. Chen, Takeshi Yoshimura
  • 雑誌名: Vol.E96-C No.4 巻: Vol.E96-C No.4 ページ: 501 -510
  • DOI: 10.1587/transele.E96.C.501
  • 査読あり
• [雑誌論文] Floorplanning for High Utilization of Heterogeneous FPGAs (2012)
  • 著者名/発表者名: Nan Liu, Song Chen, Takeshi Yoshimura
  • 雑誌名: IEICE Transactions on Fundamentals 巻: Vol.E95-A, No.9 ページ: 1529-1537
  • DOI: 10.1587/transfun.E95.A.1529
  • 査読あり
• [雑誌論文] Cluster Generation and Network Component Insertion for Topology Synthesis of Application-Specific Network-on -Chips (2012)
  • 著者名/発表者名: Wei Zhong, Takeshi Yoshimura, B. Yu, S. Chen, S. Dong and S. Goto
  • 雑誌名: IEICE Trans.on Electronics 巻: Vol.E95-C, No.4 ページ: 535-545
  • DOI: 10.1587/transfun.E95.C.534
  • 査読あり
• [学会発表] Power and Resource Aware Scheduling with Multiple Voltages (2013)
  • 著者名/発表者名: Haoran Zhang, C. Hao, N. Wang, S. Chen, T. Yoshimura
  • 学会等名: ASICON2013
  • 発表場所: Shenzhen, China
  • 年月日: 2013-10-28
• [学会発表] Port Assignment for Multiplexer and Interconnection Optimization (2013)
  • 著者名/発表者名: Cong Hao, T. Yoshimura(他3名)
  • 学会等名: ASQED2013
  • 発表場所: Penang, Malaysia
  • 年月日: 2013-08-03
• [学会発表] Topology-aware floorplanning for 3D application -specific Network-on-Chip synthesis (2013)
  • 著者名/発表者名: Bo Huang, S. Chen, W. Zhong, T.Yoshimura
  • 学会等名: Proc.IEEE ISCAS2013
  • 発表場所: Beijing, China
  • 年月日: 2013-05-19
• [学会発表] Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis (2013)
  • 著者名/発表者名: Cong Hao, Song Chen, Takeshi Yoshimura
  • 学会等名: ASP-DAC2013
  • 発表場所: Yokohama, Japan
  • 年月日: 2013-01-22
• [学会発表] Port Assignment for Interconnect Reduction in High-Level Synthesis (2012)
  • 著者名/発表者名: Cong Hao, S. Chen, Takeshi Yoshimura
  • 学会等名: VLSI-DAT2012
  • 発表場所: Hsinchu, Taiwan
  • 年月日: 2012-04-22
• [学会発表] Floorplanning driven network-on -chip synthesis for 3-D SoCs (2011)
  • 著者名/発表者名: Wei Zhong, S. Chen, F. Ma, Takeshi Yoshimura, S. Goto
  • 学会等名: ISCAS2011
  • 発表場所: Rio De Janeiro, Brazil
  • 年月日: 2011-05-15