研究課題
本研究の全体の目的は、製造後、時間軸上でﾗﾝﾀﾞﾑに変調する閾値電圧Vtの動的なばらつき量σVtを擬似的に検出する手法、再び収束させる事を前提にした新たなVLSI設計手法を考案することであり、H23年度～H25年度の3年間の最終年度で以下の研究を進めた。(1)ｺﾝｾﾌﾟﾄ設計:時間軸上でﾗﾝﾀﾞﾑに変調する閾値電圧Vtの動的なばらつき量σVtを擬似的に検出する手法、再び収束させる手段のｺﾝｾﾌﾟﾄ設計とその実現可能性の検討 (2)ﾓﾃﾞﾘﾝｸﾞとｼﾐｭﾚｰｼｮﾝ:ｺﾝｾﾌﾟﾄ設計の実現可能性を定量的に検証するためのｼﾐｭﾚｰｼｮﾝ用のﾓﾃﾞﾘﾝｸﾞの実施。H25年度までに発表された最新のMOSFET特性、RTNを含むσVt値を更新。特に、全体SRAMﾏｰｼﾞﾝ特性変動解析のための畳み込み、逆畳み込みの解析手法のﾓﾃﾞﾘﾝｸﾞを中心に実施した。そのｼﾐｭﾚｰｼｮﾝ結果に基づき、必要なσVt削減値の決定。削減のための製造後 Vt収束用印加Biasの電極選定と印加Bias・時間値の決定。(3)実効的なσVt_limit値向上のためのﾏｰｼﾞﾝｱｼｽﾄｵﾌｾｯﾄ電圧制御電極とBias値の決定。(ﾚﾌﾟﾘｶ回路・Bias条件可変調整幅、手段決定）(4) 上記(1)～(3)で得られた研究成果を、最終年度で査読付きの国際学会で10件発表し、査読付きの学術論文誌に7件採択され、掲載が決定した。これまでに得られた成果の意義は、RTNによる閾値電圧Vtの変調幅が、従来のRDFによる閾値電圧Vtの変調幅に比較して同等か、大きくなった場合の各種設計への影響を定量的に示した。特に、畳み込み、逆畳み込みの解析手法を新規に提案した。例えば、製品出荷前のｽｸﾘｰﾆﾝｸﾞﾃｽﾄ電圧条件の必要変更量と歩留まり損失量を統計的な解析手法から得られた結果から明らかにした。さらに、ｽｸﾘｰﾆﾝｸﾞだけでなく必要なﾏｰｼﾞﾝｱｼｽﾄ量も同様に明らかにした。特に、ﾓﾃﾞﾘﾝｸﾞ誤差が各種設計に及ぼす影響を定量化に示し学会や学術論文でも評価された。
すべて 2014 2013
すべて 雑誌論文 (7件) (うち査読あり 7件) 学会発表 (10件) (うち招待講演 1件)
International Journal of Computer and Comminication Engineering
巻: Vol. 3 No. 3 ページ: 178-183
Journal of Electronic Testing Theory and Applications
巻: Vol.30, No.2 ページ: 171-181
10.1007/s10836-014-5439-7
IEIE Transactions on Smart Processing and Computing
巻: Vol.2 No.4 ページ: 216-225
World Academy of Science, Engineering and Technology
巻: No.7 ページ: 589-599
IEEE Journal of Solid-State-Circuits
巻: Vol.48, No.10 ページ: 2558-2569
10.1109/JSSC.2013.2273835
巻: Vol.48, No.6 ページ: 1521-1529
10.1109/JSSC.2013.2253413
Advanced Materials Research, Micro Nano Devices, Structure and Computing Systems
巻: Vol.677 ページ: 317-325
10.4028/www.scientific.net/AMR.677.317
