パス遅延テスト容易性を考慮した高位合成システムの開発

2014 年度 研究成果報告書

• 研究課題/領域番号: 24700056
• 研究種目: 若手研究(B)
• 配分区分: 基金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 呉工業高等専門学校
• 研究代表者: 吉川 祐樹 呉工業高等専門学校, 機械工学分野, 准教授 (50453212)
• 研究期間 (年度): 2012-04-01 – 2015-03-31
• キーワード: 遅延テスト容易性 / 高位合成

研究成果の概要

近年の高速に動作するLSIは遅延故障による不良チップが増加している．製造チップの市場不良率の抑制や製造コスト削減の観点から，遅延故障に対する高品質かつ低コストなテスト技術の開発は産業界で重要な課題となっている．本研究課題では，回路設計における上位段階からテスト容易性を考慮した設計手法（高位合成法）の提案を行った．

自由記述の分野

LSI-CAD，高信頼設計