研究課題
基盤研究(C)
3次元LSIにおいてビア接続不良が発生した場合に考えられる影響として,信号の伝搬遅延が想定される.そこで本研究では,遅延故障に対する故障診断法を開発した.対象故障は,ゲート信号線とクロック信号線であり,様々な大きさの遅延量に適用可能とした.また,一時的に信号値が変化するハザードの発生にも対応できるようにした.開発した手法をベンチマーク回路に適用した実験により開発した手法の有効性を確認した.
計算機工学