|
本研究では、時間・ディジタル変換器(TDC)を用いたディジタル出力型の容量型センサのCMOSインターフェイス回路を提案した。TDCは、周期が僅かに異なる2つのクロック信号の周期の差を利用して高精度の変換が可能となる。容量・ディジタル変換において、11.3ビット精度が得られることをシミュレーションによって、10.3ビット精度が得られることを試作回路の測定結果によって示した。容量・時間変換の高精度、低消費電力化を図るため3つの容量・時間変換器(CTC)を提案した。構成素子の非理想的な特性を回路的に相殺することにより、分解能が12ビット程度、消費電力が数10uW以下となる結果が得られた。
|
