研究課題
若手研究(B)
Si界面の原子レベル平坦化技術を、シャロートレンチアイソレーション工程を有する最小加工寸法0.22μmの集積回路製造工程に導入し、直径200mmのSiウェハ全面にて微細MOSトランジスタのゲート絶縁膜/Si界面を原子レベルで平坦化することに成功した。100万個を超えるMOSトランジスタ電気的特性の統計的な測定により、従来の平坦性を有する素子と比較したしきい値ばらつきの低減及び1桁程度のランダム・テレグラフ・ノイズ発生確率の低減を実証し、その効果を明らかにした。
半導体デバイス