2004 Fiscal Year Annual Research Report
PCクラスタ向けネットワークインタフェースに関する研究
Project/Area Number |
04J07553
|
Research Institution | Keio University |
Principal Investigator |
渡邊 幸之介 慶應義塾大学, 大学院・工学研究科, 特別研究員(DC2)
|
Keywords | ネットワークインタフェース / PCクラスタ / DIMMnet |
Research Abstract |
本年度は,DIMMnet-2(平成15年度に実装を行ったFPGA搭載型のDDRメモリバス接続型ネットワークインタフェース)上に,必要とされるコントローラロジックの実装を行った.また,あわせて周辺環境の整備を行った. コントローラロジックの実装の結果,FPGAを用いた場合,100MHz以上の動作周波数を望めず,現在使用しているデバイス(Xilinx社Virtex-II Pro XC2VP70)ではDDR200規格でしか利用できないことが判明した.一方,8byteのデータ転送時の通信レイテンシはネットワークでの遅延も含めて0.57μs程度となることが見積もられた.これは,100MHzという比較的低い周波数で動作しながらもQuadrics社のPCクラスタ用ネットワークインタフェースであるQsNET IIの40%程度の低いレイテンシを実現していることになり,ネットワークインタフェースをメモリバスに接続することの優位性が確認されたといえる. また,周辺環境の整備に関しては,協調シミュレーション環境とエミュレーション環境の開発を行った.協調シミュレーション環境は,DIMMnet-2の開発に際しバグの洗い出しを効率的に行うことを目的としている.協調シミュレーション環境では,Verilog-PLIとC++の演算子のオーバロードを利用することで,ホストPC上で実際にDIMMnet-2へアクセスを行うプログラムを再コンパイルするだけでVerilogシミュレータへアクセスするように変更する.これにより,ホストプログラムを伴ったより強力な検証環境が実現した. 一方,エミュレーション環境は,処理時間を除いてDIMMnet-2と同等の振る舞いをするデバイスファイルを上位レイヤに提供する.これにより,ハードウェアと上位レイヤの開発を並行して進めることが可能となる.現時点では未完成であるが,完成した場合,別所で行うことが予定されているDIMMnet-2用のソフトウェア分散共有メモリ機構の開発等を強力に支援できると考えられる.
|
Research Products
(2 results)