2007 Fiscal Year Annual Research Report
クロックスキューを利用した同期方式における回路の自動合成に関する研究
Project/Area Number |
07J06015
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
小平 行秀 Tokyo Institute of Technology, 大学院・理工学研究科, 特別研究員(PD)
|
Keywords | クロックスキュー / 準同期方式 / 論理回路合成 / 集積回路自動設計 |
Research Abstract |
本研究の研究目的は,クロックスキューを利用した同期方式である準同期方式に適した論理回路とクロック配線を自動合成することで,様々な仕様に対応できる回路を自動合成する設計技術を確立することである.その設計技術を確立するためには,チップを実装できる環境を集積回路設計者に提供するため,現在使われている集積回路設計ツールに組み込むことが不可欠である.本年度は,論理回路の自動合成に関する研究と,クロック配線の自動合成に関する研究で,自動合成した準同期方式の集積回路の集積回路設計ツールへの組み込み研究の成果の発表を行った. 論理回路の自動合成に関する研究では,論理回路において記憶素子の挿入位置の変更により記憶素子数と回路の動作周期が変化することを利用して,回路の小面積化,低電力化,高速化を行う手法を提案した.簡便な回路素子の遅延モデルにおいて提案手法の性能を評価したところ,記憶素子数,回路の動作周期ともに半分になる回路もあった.実際の集積回路ツールへ組み込み,より詳細な遅延モデルにおいて性能を評価したところ,簡便な遅延モデルと詳細な遅延モデルの相関がそれほど高くなかったため,提案手法を適用する効果が限定的となったが,効果がある回路も多く存在することを確認した.クロック配線の自動合成に関する研究では,準同期方式向けのクロック配線を既存の集積回路設計ツールの機能を利用することで自動設計する手法を提案した.想定していた性能と集積回路設計ツールのシミュレーション結果がほぼ一致したので,提案した手法が集積回路設計ツールと高い親和性が認められた. 本年度の結果により,クロック配線を自動合成する手法は確立できたと考えられる.そこで今後は,より詳細な遅延モデルにおける論理回路の自動合成手法を確立し,本研究の目的である様々な仕様に対応できる回路を自動合成する設計技術を確立することを目指す.
|
Research Products
(6 results)