2009 Fiscal Year Annual Research Report
自律最適化に基づく低消費電力ダイナミック・リコンフィギャラブルVLSIの開発
Project/Area Number |
09J05450
|
Research Institution | Tohoku University |
Principal Investigator |
石原 翔太 Tohoku University, 大学院・情報科学研究科, 特別研究員(DC1)
|
Keywords | FPGA / 非同期アーキテクチャ / 複数電源電圧制御 / 不揮発メモリ / フローティングゲートMOS / 強誘電体 / 4相2線方式 / LEDR方式 |
Research Abstract |
リコンフィギャラブルVLSIの消費電力が専用VLSIと比べて十数倍となる問題点がある.また応用範囲の拡大によって,高信頼性・高セキュリティ性が要求されるようになった.本研究では,演算負荷および回路の状態に応じて,電源電圧・演算並列度・故障修復などを自律的にリアルタイムで最適化するアーキテクチャ,また暗号モジュールの情報漏洩を防ぐ高セキュリティリアーキテクチャを開拓する.本年度では,以下の研究を実施した. 1.自律的最適化に基づく低消費電力リコンフィギャラブルVLSIのアーキテクチャモデルの確立 環境の変化およびVLSI内の使用状況を効率よく収集できるアーキテクチャを開発し,演算器の遅延および利用量に基づき,低消費電力手法である電源電圧制御を自律的に行うアーキテクチャを開拓した.提案アーキテクチャに基づくチップを試作した.従来アーキテクチャと比べ,消費電力を75%に削減できた. 2.自律的最適化に基づく低消費電力リコンフィギャラブルVLSIの回路の確立 効率のよい非同期アーキテクチャを構成するため,4相2線プロトコルを演算回路に適用することにより小面積性を実現し,LEDRプロトコルをデータ転送に適用することにより高スループット性および低消費電力性を実現している.提案アーキテクチャに基づくチップを試作した.従来の4相2線方式と比べ,ほぼ同じトランジスタ数で,スループットを45%向上させ,消費電力を36%削減している. また,パワーゲーティングでは,記憶素子を含めて電源をオフと記憶状態が消えてしまうため,CMOS回路では記憶素子の電源をオフにして,静的消費電力を削減することができない.そこで,電源をオフにしても記憶状態が消えない不揮発素子のフローティングゲートMOSおよび強誘電体を活用した.また,小面積・低消費電力を実現するため,記憶・演算の一体化が可能である不揮発ロジックを開拓した.
|
Research Products
(6 results)