2010 Fiscal Year Annual Research Report
組込みシステムの柔軟な設計探索と再利用を実現するコンポーネント機構
| Project/Area Number |
09J07139
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
柴田 誠也 名古屋大学, 情報科学研究科, 特別研究員(DC1)
|
|---|
| Keywords | 組込みシステム / システムレベル設計 / 設計探索 |
|---|
| Research Abstract |
【研究目的】本研究では、組込みシステムの設計を容易化するためのコンポーネント機構を開発する。提案コンポーネント技術を用いることで、設計者は開発対象アプリケーションを、ソフトウェアかハードウェアかを意識することなく、複数のコンポーネントの集合として記述することができる。記述後、ツールの支援により、設計者はアプリケーションのソフトウェア/ハードウェア分割およびマルチプロセッサ分割の探索を容易に行うことができる。分割の探索時には、コンポーネントの実装先にあわせてコンポーネントの結合や複製をツールが支援し、動作合成技術やコンパイラなどによる最適化効果を最大化する実装の探索を可能にする。
【2010年度の成果】2010年度は、コンポーネント機構のベースとなる技術の拡張および評価実験を行い、発表した。さらに、コンポーネント機構を用いた設計探索の効率化を行うツールを開発した。具体的には以下のとおりである。
1. 2009年度に開発したMPEG4デコーダシステムの設計記述を改良し、コンポーネント機構のベースとなるシステムレベル設計ツールSystemBuilderにより設計探索の効果を評価した。複数のプロセッサと専用ハードウェアの利用有無を選択し、それぞれFPGA上で実行して比較評価により探索を行った。さらに2009年度成果であるプロファイラを用いて、各選択におけるシステムの動作を記録、可視化することで、探索を効率化した。本評価によりSystemBuilderおよびプロファイラの効果を明らかにし、2件の論文誌に発表を行った。
2. コンポーネントの結合による、動作合成結果ハードウェアの改善効果を、評価用アプリケーションを対象として評価した。結果、依存関係のないコンポーネントの結合ではハードウェア性能の向上効果が見込めるとわかった。
3. コンポーネントシステムを用いた設計探索を効率化するため、現状のFPGAを用いた探索だけでなく、シミュレーションによる探索を実現した。シミュレーションは、設計対象システムをFPGA上で数回実行して取得したデータをもとにして、異なるプロセッサ数、異なる機能割り当てにおける性能を高速に見積もることができる。
|
Research Products
(5 results)
