2009 Fiscal Year Annual Research Report
3次元縦型構造MOSFETのSub-10nmスケールでのデバイス設計指針
Project/Area Number |
09J10439
|
Research Institution | Tohoku University |
Principal Investigator |
則房 勇人 Tohoku University, 大学院・工学研究科, 特別研究員(DC1)
|
Keywords | Vertical MOSFET / Sub-10nm / Device Design |
Research Abstract |
特別研究員研究計画の一年目の計画として、デバイスパラメータである、ボディ濃度、ゲート酸化膜厚、ゲート仕事関数、ソースとドレイン端の構造に注目して、構造と動作原理と電気的特性の関係性を明らかにする予定であった。その過程で、デバイス構造を精度良く設計するためには、従来使用されてきた平面構造MOSFETのスケーリング則とデバイス設計の基本となるデバイス物理を十分に理解するとともに、30nm世代以降、特にSub-10nmで顕著になる量子効果の基本まで立ち戻り、検討する必要がある。そのため、本年度は平面構造MOSFETと量子力学を基礎から検討を行い、得た知見に基づき、3次元縦型構造MOSFETのDC特性のデバイス設計する方針を検討した。 3次元縦型構造MOSFETのDC特性のデバイス設計理論を構築するために、まずCMOS回路のスケーリング則と平面構造MOSFETの動作原理の検討を行った。それにより、平面構造MOSFETにおけるショートチャネル効果を抑制するためのボディ濃度、ゲート酸化膜厚、ゲート仕事関数、ソースとドレイン端の構造の設計指針を明確化し、それを3次元縦型構造MOSFETの構造設計と比較した。また、30nm世代以降のデバイスで生じる、量子効果について検討を行い、3次元縦型構造MOSFETにおいて生じる量子効果について、考察した。 また、デバイス設計の知見に基づき、3次元縦型構造MOSFETのボディポテンシャルを重視したキャパシタンスカップルモデルを構築し、デバイス特性へ検討を行い、ボディ濃度、ゲート酸化膜厚、ゲート仕事関数、ソースとドレイン端の構造を設計する端緒を得た。
|