低電力性・高信頼性を有する高性能電流モード多値VLSIシステムの実現

2000 Fiscal Year Annual Research Report

• Project/Area Number: 12680324
• Research Institution: Tohoku University
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Keywords: 差動対回路 / 2線式符号 / セルフチェッキング回路 / 非同期式回路 / スレッショルドディテクタ / 線形加算回路 / 2進SD数表現 / 算術演算回路

Research Abstract

低電力性と高信頼性を同時に満たす多値回路技術の基礎として、本年度は以下の研究項目の研究を行った:
(1)2線式電流モード回路方式に基づく多値セルフチェッキング回路の仕様化:現在までに提案されている各種セルフチェッキング回路の性能について調査し、本研究のターゲットである「高速化・低電力化を維持しながらセルフチェッキング機能を有する」電流モード多値回路の仕様化を行った。特に、2線相補信号に基づく2値セルフチェッキング回路の構成法を吟味し、これを多値へ拡張する方法と、2線式電流モード回路構成との整合性について詳細に検討を行った。
(2)2線式電流モード回路方式に基づく多値セルフチェッキング基本回路の回路構成:高速性・低消費電力性を維持しながら、セルフチェッキング機能も有する電流モード多値基本回路の回路構成を行った。
(3)回路シミュレータによる基本動作確認と性能評価:現有の電子回路解析プログラムHSPICEを用いて、VLSIチップ試作サービスより提供されているチップパラメータに基づき、設計された回路のシミュレーションによる性能評価を行った。
(4)提案の基本回路を用いた小規模な算術演算回路の構成:2線式電流モード多値VLSIの適合する応用例として、高速性・低電力性・セルフチェッキング機能を有する小規模な算術演算回路の回路設計を行った。
(5)チップ試作サービスによる多値セルフチェッキング基本回路の試作:上記で回路設計、並びに回路の性能評価した電流モード多値基本回路のネットリストを、フランスのカスタムVLSIチップ設計・試作サービス「CMP(Chip Multi-Projects)」へ送付し、チップ試作の依頼を行った。

Research Products

• [Publications] 羽生貴弘: "2色2線式電流モード多値非同期VLSIシステムとその応用"電子情報通信学会技術研究報告. 100・30. 9-15 (2000)
• [Publications] 池司: "セルフチェッキング性を有する2線式電流モード多値集積回路と高性能算術演算VLSIへの応用"電子情報通信学会技術研究報告. 100・30. 17-24 (2000)
• [Publications] 池司: "2線式電流モード多値論理に基づくセルフチェッキングVLSIシステム"電子情報通信学会論文誌C. J83-C・4. 318-325 (2000)
• [Publications] T. Hanyu: "Low-Power Dual-Rail Multiple-Valued Current-Mode Logic Circuit Using Multiple Input-Signal Levels"Proc. of 30^<th> IEEE International Symposium on Multiple-valued Logic. 30. 382-387 (2000)
• [Publications] S. Kaeriyama: "Arithmetic-Oriented Multiple-Valued Logic-in-Memory VLSI Based on Current-Mode Logic"Proc. of 30^<th> IEEE International Symposium on Multiple-valued Logic. 30. 438-443 (2000)
• [Publications] 羽生貴弘: "2色2線式符号化に基づく非同期電流モード多値VLSIシステム"電子情報通信学会論文誌C. J83-C・6. 463-470 (2000)
• [Publications] 羽生貴弘: "高並列性と高駆動能力性を有する電流モードロジックインメモリVLSIの構成"多値論理研究ノート. 23・20. 20.1-20.10 (2000)
• [Publications] 望月孝祥: "複数電源電圧を用いた2線式電流モード多値集積回路に基づくパイプライン積和演算器"電気関係学会東北支部連合大会講演論文集. 2H4. 288 (2000)
• [Publications] 南正樹: "ロジックインメモリ構造モルフォロジー画像処理VLSIプロセッサ"電気関係学会東北支部連合大会講演論文集. 2H7. 291 (2000)
• [Publications] 池司: "カレントミラーの高速化に基づく2線式多値電流モード集積回路の構成"電子情報通信学会ソサイエティ大会講演論文集. C-12-20. 100 (2000)
• [Publications] T.Hanyu : "Integration of Asynchronous and Self-Checking Multiple-Valued Current-Mode Circuits Based on Dual-Rail Differential Logic"Proc.of IEEE 2000 Pacific Rim Int.Symposium on Dependable Computing. 7. 27-33 (2000)
• [Publications] 南正樹: "ロジックインメモリアーキテクチャに基づくモルフォロジー画像処理用多値VLSIプロセッサ"多値論理とその応用研究会 技術研究報告. MVL-01・1. 87-93 (2001)
• [Publications] 望月孝祥: "ダイナミック記憶に基づく2線式電流モード多値集積回路の高性能化とその応用"多値論理とその応用研究会 技術研究報告. MVL-01・1. 42-49 (2001)
• [Publications] 古川剛志: "2線式電圧・電流ハイブリッドモード多値集積回路とそのロジックインメモリVLSIへの応用"多値論理とその応用研究会技術研究報告. MVL-01・1. 50-57 (2001)
• [Publications] 池司: "ソース結合形論理に基づく多値集積回路の構成"電子情報通信学会春季全国大会講演論文集. (発表予定). (2001)
• [Publications] T.Ike: "Dual-Rail Multiple-Valued Current-Mode VLSI with Biasing Current Sources"Proc. of 31^<st>IEEE International Symposium on Multiple-valued Logic . (to be published). (2001)
• [Publications] T.Hanyu: "Multiple-Valued Mask-Programmable Logic Array Using One-Transistor Universal-Literal Circuits"Proc.of 31^<st>IEEE International Symposium on Multiple-valued Logic. (to be published). (2001)
• [Publications] S.Kaeriyama: "Arithmetic-Oriented Logic-in-Memory VLSI Using Floating-Gate MOS Transistors"Multiple-Valued Logic International Journal . (to be published). (2001)