• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2000 Fiscal Year Annual Research Report

2段積み構成を用いたCMOSアナログ回路

Research Project

Project/Area Number 12750301
Research InstitutionChuo University

Principal Investigator

高窪 統  中央大学, 理工学部, 助教授 (90245796)

Keywords低電圧CMOS回路 / OTA / ボルテージボロワ
Research Abstract

微細化加工技術の進歩にともない、CMOS集積回路に印可できる電圧が低下してきている。本研究では、電源とGND間に2つのトランジスタのみを接続し、2段積み構成とすることで、低電源電圧のもとでも動作可能なアナログ回路を実現する。初年度は、アナログ回路をCMOS集積回路上に実現する際のコア回路である低電圧OTA回路の設計と低電圧で動作可能なボルテージホロワ回路の実現を中心に研究を展開した。
低電圧OTA回路については、電源電圧3Vのもとでダイナミックレンジを通常の2倍程度まで拡大することが可能となった。ダイナミックレンジを拡大することで、取り扱う信号成分の振幅を拡大することが可能となり、低電圧電源下で問題となるノイズの影響を軽減できることが確認された。回路を微細化するとともに高速動作を実現することが今後の課題となる。
低電圧ボルテージホロワ回路については、レールトゥーレール構成を取り入れることにより、低電圧下でも広いダイナミックレンジを実現した。提案回路は、低電圧でも安定して高速に動作するために、さまざまな回路の入出力に利用が可能である。
今後の課題としては、提案回路の試作評価と、集積回路のスケールダウンを行うことにより更なる高速化を実現することがあげられる。MOSトランジスタの特性のばらつきとチャネル長を短くすることによる性能の劣化をいかに解決するかが実現の鍵を握っている。

  • Research Products

    (2 results)

All Other

All Publications (2 results)

  • [Publications] 高橋祐介,高窪統: "二段積みOTAにおける入力ダイナミックレンジの改善"電子情報通信学会2000年基礎境界ソサイエティ大会論文集. A. 15 (2000)

  • [Publications] K.TAKAKUBO,H.TAKAKUBO S.TAKAGI,N.FUJII: "A Rail-to-Rail CMOS Voltage Follower under Low Power Supply Voltage"IEICE Trans.Fundmentals. E84-A・2. 537-544 (2001)

URL: 

Published: 2002-04-03   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi